| 主权项 |
1.一种半导体积体电路之图案设计方法,其特征在于:使复数的接点孔的各个开口图案形状为长方形,且使该复数接点孔配置为以上述长方形开口图案的长边为邻,并且将各长边两端的位置对齐。2.如申请专利范围第1项之半导体积体电路的图案设计方法,其中该具有复数个长方形开口图案的接点孔,使其各开口图案间距离(DS)小于,在光罩上形成对应之开口图案时,以其制作之转印图案上不会产生光近接效果之距离(DD1)。3.如申请专利范围第1项之半导体积体电路的图案设计方法,该具有复数个长方形开口图案之接点孔中之任一,系取代电性连接且具有复数个正方形开口图案的接点孔而设置。4.一种半导体积体电路之图案设计方法,其特征在于:具有长方形或正方形开口图案之复数个接点孔混存时,在相邻的开口图案的边缘两端位置不对齐的领域中,各开口图案间距离(DS),系设定成在光罩上形成相对应的开口图案时,于以其制作的转印图案上,不会因为曝光之光的旁瓣及光近接效果而导致转印图案变形的距离(DD2);复数个的长方形开口图案,以长边相对相邻,且相邻长边两端对齐的领域中,各开口图案间距离(DS),系设定成比,在光罩上形成对应之开口图案时,于以其制作的转印图案上,不会发生光近接效果之距离(DD1)还短。5.一种光罩,其系用以制作一种半导体装置,上述半导体装置具有以申请专利范围第1项之半导体积体电路的图案设计方法所设计之半导体积体电路;其具有复数个接点孔用的长方形开口图案者;该复数个长方形开口图案,系配置为以各长边相对相邻,且各长边之两端位置对齐。6.如申请专利范围第5项之光罩,其中:上述复数个长方形开口图案之各开口图案间的距离(MS),系为比于转印图案上不会发生光近接效果的距离(MD1)还短者,且对于该等开口图案施以光近接效果修正。7.一种光罩,其系用以制作一种具有以申请专利范围第4项之半导体积体电路的图案设计方法所设计之半导体积体电路的半导体装置,并且具有:复数个长方形或正方形的开口图案,其相邻的正方形或长方形之开口图案之边缘两端位置未对齐,其各开口图案间距离(MS),系设定成不会因为曝光之光的旁瓣及光近接效果而于转印图案上发生变形的距离(MD2);及复数个长方形之开口图案,其各长边相对相邻、相邻之长边的两端位置对齐,其各开口图案间距离(MS),系设定成比不会发生光近接效果的距离(MD1)还短的距离,并施以光近接效果修正者。8.如申请专利范围第5项之光罩,其且为半色调型移相光罩者。9.如申请专利范围第6项之光罩,其中为半色调型移相光罩者。10.如申请专利范围第7项之光罩,其中为半色调型移相光罩者。11.一种半导体装置,其系具有以申请专利范围第1项之半导体积体电路之图案设计方法设计之半导体积体电路者。12.一种半导体装置,其系具有以申请专利范围第2项之半导体积体电路之图案设计方法设计之半导体积体电路者。13.一种半导体装置,其系具有以申请专利范围第3项之半导体积体电路之图案设计方法设计之半导体积体电路者。14.一种半导体装置,其系具有以申请专利范围第4项之半导体积体电路之图案设计方法设计之半导体积体电路者。图式简单说明:图1显示了与本发明之第一实施形态有关之电路设计图案及其在光罩上的相对应图案,用以说明其接点孔设计方法。图2与根据本发明之第二实拖形态的接点孔设计方法之光罩有关,显示了其上的部份图案。图3与根据本发明之第二实施形态的接点孔设计方法之相邻图案有关,其系显示了该图案形状与其间隔之间关系的图表。图4与根据本发明之第二实施形态的接点孔设计方法之光罩有关,显示了其上的图案。图5与本发明之第二实施形态有关,其系显示OPC处理步骤的流程图。图6与根据本发明之第二实施形态的光罩有关,显示了做为OPC处理对象的图案例。图7显示了在图5流程图的步骤S102中,制作的图表例。图8显示了在图5流程图的步骤S103中,制作的修正表例。图9A显示了具有以往的接点孔用开口图案的光罩,及通过该开口图案,而在抗蚀剂上转印之曝光光线的弦度分布图表。图9B显示了具有复数个以往的接点孔用开口图案的光罩,及通过该开口图案,而在抗蚀剂上转印之曝光光线的强度分布图表。图10A,显示了在以往的光罩上,形成的复数个长方形开口图案的例子。图10B,显示了利用图9A之光罩的光蚀刻处理,在抗蚀剂上形成之转印图案,其系固为光近接效果而变形者。 |
