| 主权项 |
1.一种半导体装置,具有:半导体基板,设在该半导 体基板上之闸极绝缘膜,设在该闸极绝缘膜上之闸 极电极,覆盖该闸极绝缘膜与该闸极电极之绝缘层 ,以及设在该绝缘层之配线,其特征在于: 该配线,包含电气连接于该闸极电极之闸极电极用 配线、与虚拟配线; 该虚拟配线,系电气连接于形成在该半导体基板上 之活性区域。 2.如申请专利范围第1项之半导体装置,其中,该虚 拟配线所连接之活性区域,系不具有源极区域及汲 极区域功能之活性区域。 3.如申请专利范围第1项之半导体装置,其中,该配 线进一步具有第2虚拟配线,该第2虚拟配线系形成 在与该虚拟配线相邻位置,该第2虚拟配线之全周 围系被该绝缘层所绝缘。 4.如申请专利范围第3项之半导体装置,其中,该虚 拟配线系配置在与该闸极电极用配线相邻位置; 该第2虚拟配线系由复数个配线所构成,构成该第2 虚拟配线之复数个配线,在该虚拟配线不与该闸极 电极用配线相邻侧,系配置成包围该虚拟配线。 5.如申请专利范围第1到4项之半导体装置,其中,该 配线系以金属镶嵌法形成,并埋入该绝缘层中; 该虚拟配线所连接之活性区域,系隔着分离元件, 设置在设有该闸极绝缘膜之该半导体基板区域的 相邻位置。 6.如申请专利范围第2项之半导体装置,其中,于该 半导体基板,形成有具源极区域或汲极区域功能之 活性区域;该配线,进一步包含与该具有源极区域 或汲极区域功能之活性区域电气连接之配线。 7.如申请专利范围第3或4项之半导体装置,其中,该 闸极电极用配线、该虚拟配线、以及该第2虚拟配 线,为相同之金属材料所形成。 8.如申请专利范围第7项之半导体装置,其中,该金 属材料系包含铜之金属材料。 9.一种半导体装置之制造方法,其特征在于,包含: (a)在半导体基板上,至少形成闸极绝缘膜及闸极电 极之积层体、与活性区域的制程; (b)在该半导体基板上,形成覆盖该积层体与该活性 区域之第1绝缘层的制程; (c)在该第1绝缘层,同时设与该闸极电极电气连接 之闸极电极专用配线,及与该活性区域电气连接之 虚拟配线的制程; (d)在该第1绝缘层上,藉由电浆制程,形成第2绝缘层 的制程。 10.如申请专利范围第9项之半导体装置之制造方法 ,其中,在该(d)制程中,系将来自该电浆制程所产生 之电浆之充电电流,一边以该虚拟配线加以排出, 一边形成该第2绝缘层。 11.如申请专利范围第9项之半导体装置之制造方法 ,其中,在该(c)制程中,系使用金属镶嵌法形成该闸 极电极用配线与该虚拟配线。 12.如申请专利范围第9项之半导体装置之制造方法 ,其中,在该(a)制程中,系形成具有源极区域或汲极 区域功能之活性区域,与不具有源极区域及汲极区 域之任一功能之活性区域; 在该(c)制程中,系将该虚拟配线连接于该不具有源 极区域及汲极区域功能之活性区域。 13.如申请专利范围第9项之半导体装置之制造方法 ,其中,该第1绝缘层系用来形成多层配线用之底层 间绝缘膜,该第2绝缘层系用来形成多层配线用之 层间绝缘膜。 14.如申请专利范围第9项之半导体装置之制造方法 ,其中,在该(c)制程,于该闸极电极用配线形成时,系 同时形成与该虚拟配线相邻之第2虚拟配线,其藉 由该第1绝缘层而对该闸电极及该活性区域绝缘。 15.如申请专利范围第9~14项中任一项之半导体装置 之制造方法,其中,该第1绝缘层及该第2绝缘层系矽 氧化膜或是矽氮化膜。 16.一种半导体装置,具有:半导体基板,设在该半导 体基板上之闸极绝缘膜,设在该闸极绝缘膜上之闸 极电极,覆盖该闸极绝缘膜与该闸极电极之绝缘层 ,及设在该绝缘层之配线,其特征在于: 在该半导体基板上,形成有具二极体功能之活性区 域; 该配线,至少包含有虚拟配线、及与该闸极电极或 活性区域电气连接之非虚拟配线; 该虚拟配线之配置,系不与将该活性区域沿该半导 体基板之法线方向投影至该绝缘层上所得到之区 域重叠。 17.如申请专利范围第16项之半导体装置,其中,该虚 拟配线与非虚拟配线,系使用金属镶嵌法同时形成 ,并埋入该绝缘层内。 18.如申请专利范围第17项之半导体装置,其中,该虚 拟配线与非虚拟配线,系同一金属材料形成。 19.如申请专利范围第18项之半导体装置,其中,该金 属材料为包含铜之金属材料。 20.一种半导体装置,具有:半导体基板,设在该半导 体基板上之闸极绝缘膜,设在该闸极绝缘膜上之闸 极电极,及复数个绝缘层,其特征在于: 在该半导体基板上,形成有具二极体功能之活性区 域; 该复数个绝缘层中,最下层之绝缘层系形成为覆盖 该闸极绝缘膜及该闸极电极,于该最下层之绝缘层 ,设有第1虚拟配线、及与该闸极电极或该活性区 域电气连接之第1配线; 在位于该最下层绝缘层之上层的绝缘层中,配置有 第2虚拟配线、及与该第1配线电气连接之第2配线; 该第2虚拟配线之配置,系不与将该活性区域沿该 半导体基板之法线方向投影至该第2虚拟配线所配 置之绝缘层上所得之区域重叠。 21.如申请专利范围第20项之半导体装置,其中,该第 1虚拟配线与该第1配线,系使用金属镶嵌法同时形 成,并埋入该最下层之绝缘层; 设在同一绝缘层之该第2配线与该第2虚拟配线,系 使用金属镶嵌法同时形成,并埋入设置此等配线之 该绝缘层。 22.如申请专利范围第21项之半导体装置,其中,该第 1虚拟配线、该第1配线、该第2虚拟配线、以及该 第2配线,系由同一金属材料形成。 23.如申请专利范围第22项之半导体装置,其中,该金 属材料为包含铜之金属材料。 24.一种半导体装置之制造方法,具有: (a)在半导体基板上至少形成闸极绝缘膜及闸极电 极之积层体、与具有二极体功能之活性区域的制 程; (b)在该半导体基板上,藉由电浆制程,形成覆盖该 积层体及该活性区域之第1绝缘层的制程; (c)在该第1绝缘层中,同时设置虚拟配线、及与该 闸极电极或该活性区域电气连接之非虚拟配线的 制程; (d)在该第1绝缘层上,藉由电浆制程,形成第2绝缘层 的制程; 其特征在于:在该(c)制程中,系以该虚拟配线,不与 将该活性区域沿该半导体基板之法线方向投影至 该绝缘层上所得之区域重叠的方式,来形成该虚拟 配线与该非虚拟配线。 25.如申请专利范围第24项之半导体装置之制造方 法,其中,该(c)制程中,系以金属镶嵌法形成该虚拟 配线与该非虚拟配线。 26.如申请专利范围第24项之半导体装置之制造方 法,其中,该第1绝缘层与该第2绝缘层,系矽氧化膜 或矽氮化膜。 27.一种半导体装置之制造方法,具有: (a)在半导体基板上至少形成闸极绝缘膜及闸极电 极之积层体、与具有二极体功能之活性区域的制 程; (b)在该半导体基板上,藉由电浆制程,形成覆盖该 积层体及该活性区域之底层绝缘层的制程; (c)在该底层绝缘层中,同时设置第1虚拟配线、以 及与该闸极电极或该活性区域电气连接之第1配线 的制程; (d)使用电浆制程,在该底层绝缘层之上层形成绝缘 层的制程; (e)在以该(d)制程所得之绝缘层上,同时形成第2虚 拟配线及与该第1配线电气连接之第2配线的制程; 其特征在于:在该(e)制程中,系以该第2虚拟配线,不 与将该活性区域沿该半导体基板之法线方向投影 至该第2虚拟配线所配置之绝缘层上所得之区域重 叠的方式,形成该第2虚拟配线与该第2配线。 28.如申请专利范围第27项之半导体装置之制造方 法,其中,该(c)制程中,系以金属镶嵌法形成该第1虚 拟配线与该第1配线; 在该(e)制程中,系以金属镶嵌法形成该第2虚拟配 线与该第2配线。 29.如申请专利范围第27项之半导体装置之制造方 法,其中,该底层绝缘层与位于该底层绝缘层之上 层的绝缘层,系矽氧化膜或矽氮化膜。 图式简单说明: 第1图,系显示本发明第1实施形态之半导体装置之 部分构成的截面图,图1(a)为沿着构成半导体装置 之半导体基板之法线方向切断的截面图,图1(b)为 沿着图1(a)所示之切断线A-A'切断的截面图。 第2图,系显示本发明第1实施形态之半导体装置之 制造方法的截面图。 第3图,系显示本发明第2实施形态之半导体装置之 部分构成的截面图,图3(a)为沿着构成半导体装置 之半导体基板之法线方向切断的截面图,图3(b)为 沿着图3(a)所示之切断线B-B'切断的截面图。 第4图,系显示本发明第2实施形态之半导体装置之 制造方法的截面图。 第5图,系显示第1实施形态与第2实施形态之半导体 装置寿命的图。 第6图,系显示本发明第3实施形态之半导体装置之 部分构成的截面图,图6(a)为沿着构成半导体装置 之半导体基板之法线方向切断的截面图,图6(b)为 沿着图6(a)所示之切断线D-D'切断的截面图。 第7图,系显示本发明第3实施形态之半导体装置之 制造方法的截面图。 第8图,系显示构成本发明第3实施形态之半导体装 置之电晶体元件特性曲线的图。 第9图,系扩大显示第8图所示特性曲线之饱和区域 的图。 第10图,系显示本发明第4实施形态之半导体装置之 部分构成的截面图,图10(a)为沿着构成半导体装置 之半导体基板之法线方向切断的截面图,图10(b)为 沿着图10(a)所示之切断线E-E'切断的截面图。 第11图,系显示习知半导体装置之部分构成的截面 图,图11(a)为沿着构成半导体装置之半导体基板之 法线方向切断的截面图,图11(b)为沿着图11(a)所示 之切断线C-C'切断的截面图。 第12图,系显示图11所示之习知半导体装置之层间 绝缘膜之形成制程的截面图,以概念方式显示电浆 充电损害之产生。 第13图,系显示习知半导体装置之层间绝缘膜之形 成制程的截面图,图13(a)为沿着半导体基板之法线 方向切断的截面图,图13(b)为沿着图13(a)所示之切 断线F-F'切断的截面图。 |
