| 发明名称 | 闪存单元的内建式自测试 | ||
| 摘要 | 在一种用于测试形成在半导体衬底(302)的闪存单元(304)的内建式自测试(Built－in Self Test，BIST)系统(300)中，BIST接口(312)，前端状态机(314)，以及后端状态机(316)形成在该半导体衬底(302)上。该BIST接口(312)输入来自外部测试系统(318)的测试模式数据，该前端状态机(314)将该测试模式数据予以译码以决定用于执行至少一个预期的测试模式的顺序。该后端状态机(316)依据针对该闪存单元(304)的片上测试的顺序，在该闪存单元(304)上执行该至少一个预期的测试模式。 | ||
| 申请公布号 | CN1679118A | 申请公布日期 | 2005.10.05 |
| 申请号 | CN03817695.5 | 申请日期 | 2003.06.10 |
| 申请人 | 先进微装置公司 | 发明人 | C·S·比尔;A·哈利姆;D·汉密尔顿;E·V·小包蒂斯塔;W·F·李;K·C·谢;C·B·劳;J·库塞拉;S·萨莱赫;B·T·郑 |
| 分类号 | G11C29/00 | 主分类号 | G11C29/00 |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊;程伟 |
| 主权项 | 1.一种用于测试形成在半导体衬底(302)的闪存单元(304)的方法，包括步骤：在该半导体衬底(302)上形成内建式自测试(Built-in Self Test，BIST)接口(312)和后端状态机(316)；通过该BIST接口(312)连续的输入来自外部测试系统(318)的测试模式数据；以及通过该后端状态机(316)在该闪存单元(304)上执行由该测试模式数据所指定的至少一个预期的BIST模式，用于该闪存单元(304)的片上测试。 | ||
| 地址 | 美国加利福尼亚州 | ||