一种计算机CPU抗干扰的设计方法

摘要

本发明涉及一种计算机CPU抗干扰的设计方法，它包括在硬件中增设程序跟踪地址寄存器PTAR、程序跟踪标志寄存器PTFR、程序干扰标志寄存器PIFR，同时，增设三选二计数器CPC、三选二指令寄存器ICR以及增设非屏蔽中断源NSI。采用本方法设计出的计算机既可有效监测程序计数器PC干扰和指令干扰，又可记载程序被干扰断点及恢复断点的计算机抗干扰的设计方法，因此本发明设计出的计算机抗干扰性更强、对干扰的判断更准确、可靠，故障处理更有效；具有实时性、修复性、科学性的特点。

主权项

1、一种计算机CPU抗干扰的设计方法，它包括硬件中程序存储器PM、程序计数器PC、指令寄存器IR以及软件中程序指令的设置，其特征在于所述硬件中还增设有程序跟踪地址寄存器PTAR、程序跟踪标志寄存器PTFR，同时增设三个相同程序计数器PC为三选二程序计数器CPC、三个相同的指令寄存器IR为三选二指令寄存器CIR，并增加非屏蔽中断源NSI和程序干扰标志寄存器PIFR；程序执行时将程序计数器PC的指令地址连续读取三次分别写入所述三选二程序计数器CPC，若所述三个相同程序计数器PC中的内容经比较，结果有两种：其一、三个程序计数器PC中的内容均不相同，则中断取指过程，向程序干扰标志寄存器PIFR置计数器PC干扰故障信息，其二、三个程序计数器PC中的内容至少二个相同，则按该确定内容作为地址存入所述程序存储器PM中并从程序存储器PM连续读取指令三次，分别传送到所述三选二指令寄存器CIR中，若所述三个相同三选二指令寄存器IR的内容经比较，结果也有两种：其一、三个指令寄存器IR中的内容至少二个相同，则按该确定的指令执行，然后将本次指令地址的首地址及下一条指令地址的偏移量或地址写入所述程序跟踪地址寄存器PTAR，将与所述程序跟踪地址寄存器PTAR中偏移量或地址有关的标志写入程序跟踪标志寄存器PTFR，为下一条指令的执行做好准备，其二、三个指令寄存器IR中的内容均不相同，则中断指令执行过程，同时向程序干扰标志寄存器PIFR置指令干扰故障信息；故障信息出现时，引起非屏蔽中断请求，CPU将无条件产生非屏蔽中断响应，在非屏蔽中断服务处理程序中，根据程序干扰标志寄存器PIFR的内容对各种故障进行处理：当为计数器PC干扰故障信息时，根据存入所述程序跟踪地址寄存器PTAR和程序跟踪标志寄存器PTFR的内容恢复所述程序计数器CPC的值，恢复干扰前指令的地址及条件，从被中断的指令处继续执行程序，当为指令干扰故障信息时，根据所述程序计数器CPC的内容再执行一次读指令操作，恢复正常操作程序，当出现干扰故障系统恢复时，所述程序跟踪地址寄存器PTAR和程序跟踪标志寄存器PTFR的内容不匹配，系统报警、复位或初始化。