| 摘要 |
本发明之目的即在提供一种可确保任何高速操作半导体记忆元件所需要之足够的规格余裕的电路，一种半导体记忆元件之位元线选择信号发生装置，系用来致能一连接至一位元线与一局部输入／输出线路之列电晶体，其包括：一列解码器300，以对在一读取作业中所接收到的列位址信号解码；以及，一连接着的反向器链320，有一反向器链输入端子以接收一从列解码器输出的第一信号，并有一反向器链输出端子以输出一第二信号来驱动列电晶体，其中第二信号电压系实质上维持与第一信号的相同电压一预定时间，且其中所输出的第二信号电压则维持在比第一信号之电压更高的电位，以增进列电晶体的电流驱动容量，而提高了信号从位元线传送到局部输入／输出线的速度。 |
