| 主权项 |
1.一种积层结构延迟线,系令制作有延迟线及接地屏蔽线的多层基板相互压合,并使各层延迟线透过层间导通手段相互连接以构成线圈;又多层基板中的接地屏蔽线可透过侧面电极或层间导通手段形成电连接;再多层基板的上下层分设一接地屏蔽线层,并与前述接地屏蔽线电连接。2.如申请专利范围第1项所述之积层结构延迟线,该压合后的多层基板内系设有一条以上的接地屏蔽线。3.如申请专利范围第1项所述之积层结构延迟线,该多层基板间的层间导通手段系透过导通孔或侧面电极达成。4.如申请专利范围第1项所述之延迟线及接地屏蔽线,该绕线方式不限定为长方形形状亦可为其他几何形状。5.如申请专利范围第1项所述之积层结构延迟线,该多层基板中的延迟线及接地屏蔽线为内外圈交互出现且可为不相互重叠。6.如申请专利范围第1项所述之延迟线及接地屏蔽线,该绕线方式不限定于晶片型零件中实施亦可为其他以多层结构制作之基板。图式简单说明:第一图:系本创作之分解图。第二图:系本创作之外观图。第三图:系习用积层延迟线之剖面图。第四图:系习用积层延迟线之频率响应图。第五图:系习用积层延迟线之时域响应图。第六图:系本创作之频率响应图。第七图:系本创作之时域响应图。 |
