| 主权项 |
1.一种具有包含一CMOS电路之输出级的显示元件驱动电路,用于驱动连接复数个显示元件之线路,其中该CMOS电路包含第一P通道型电晶体、第二N通道型电晶体及用于驱动该第一电晶体及该第二电晶体的驱动电路,该驱动电路包含一时间常数电路,该时间常数电路具有利用该第一电晶体之第一闸极输入电容的第一时间常数,及利用该第二电晶体之第二闸极输入电容的第二时间常数,选取该第一时间常数和该第二时间常数中任一时间常数的方式为,当该驱动电路接收到一预先决定之逻辑信号时,将该第一电晶体和该第二电晶体中任一电晶体切换为OFF(关断)状态,并且将另一电晶体切换为ON(启通)状态。2.如申请专利范围第1项之显示元件驱动电路,其中,当该驱动电路接收到该预先决定之逻辑信号时,会将该第二电晶体切换为OFF状态之后,再将该第一电晶体切换为ON状态,该第一时间常数大于该第二时间常数,该预先决定之逻辑信号是高(H)位准或低(L)位准,并且该时间常数电路包含耦合该第一闸极输入电容的第一电阻器,用以决定该第一时间常数,以及包含耦合该第二闸极输入电容的第二电阻器,用以决定该第二时间常数。3.如申请专利范围第2项之显示元件驱动电路,其中,该预先决定之逻辑信号是高位准信号,该第一时间常数是一放电时间常数,该第一时间常数是该第二时间常数的15倍或以上,该第一电阻器与该第二电阻器彼此串联连接,至少该第二电阻器是第三电晶体的ON电阻,该第一时间常数系藉由该第一闸极输入电容与该第一电阻器之电阻値和该第三电晶体的ON电阻的总和电阻値来决定,该第二时间常数系藉由该第二闸极输入电容与该第三电晶体之ON电阻来决定,以及该时间常数电路会在响应该高位准逻辑信号而将该第三电晶体切换为ON状态时运作。4.如申请专利范围第3项之显示元件驱动电路,其中该时间常数电路进一步具有利用该第一闸极输入电容的第三时间常数,以及利用该第二闸极输入电容的第四时间常数,选取该第三时间常数或该第四时间常数的方式为,当该驱动电路接收到其他逻辑信号时,在将该第一电晶体切换为OFF状态后,将该第二电晶体切换为ON状态。5.如申请专利范围第4项之显示元件驱动电路,其中该第四时间常数大于该第三时间常数,并且该时间常数电路包含耦合该第一闸极输入电容的第三电阻器,用以决定该第三时间常数,以及包含耦合该第二闸极输入电容的第四电阻器,用以决定该第四时间常数。6.如申请专利范围第5项之显示元件驱动电路,其中该第四时间常数是一充电时间常数,该第四时间常数是该第三时间常数的15倍或以上,该第三电阻器与该第四电阻器彼此串联连接,该第三电阻器是第四电晶体的ON电阻,该第四电阻器是第五电晶体的ON电阻,该第三时间常数系藉由该第一闸极输入电容与该第四电晶体的ON电阻来决定,该第四时间常数系藉由该第二闸极输入电容与该第四电晶体之ON电阻和该第五电晶体之ON电阻的总和电阻値来决定,以及当该第四和第五电晶体响应该低位准逻辑信号而将该第四电晶体和第五电晶体切换为ON状态时运作。7.如申请专利范围第6项之显示元件驱动电路,其中连接至该第三电晶体之该第一电阻器的一端系连接至该第二电晶体的闸极,并且该第一电阻器的另一端系连接至该第一电晶体的闸极,以及该第四电晶体和该第五电晶体系以并联于该第一电阻器的方式配备。8.如申请专利范围第7项之显示元件驱动电路,其中该第三电晶体是一N通道型电晶体,该第四电晶体是一P通道型电晶体,该第一电阻器的一端系透过该第三电晶体接地,该第一电阻器的另一端系透过该第四电晶体连接至电源线,以及该第五电晶体会响应高位准和低位准之一而切换为ON状态,以及响应另一位准而切换为OFF状态。9.如申请专利范围第2项之显示元件驱动电路,其中该显示元件是一有机电场发光(EL)元件,并且该有机EL元件的阴极端子系连接至该线路。10.如申请专利范围第5项之显示元件驱动电路,其中该驱动电路包含具有串联连接之源极-汲极电路的两个P通道型电晶体及一个N通道型电晶体,该N通道型电晶体的汲极系连接至介于电源线与接地间之该等P通道型电晶体中位于下游之该P通道型电晶体的源极,该第一电阻器是该等P通道型电晶体中未连接至该电源线的一P通道型电晶体,该第二电阻器是该N通道型电晶体的ON电阻,该第三电阻器是该等P通道型电晶体中另一电晶体的ON电阻,以及该第四电阻器是该等P通道型电晶体中该其中之一P通道型电晶体。11.如申请专利范围第5项之显示元件驱动电路,其中该驱动电路包含一P通道型电晶体及两个N通道型电晶体,该N通道型电晶体的汲极-源极电路系串联连接至介于电源线与接地之间之该P通道型电晶体的下游端,该第一电阻器是该等N通道型电晶体中连接至该P通道型电晶体之一电晶体的ON电阻,该第二电阻器是该等N通道型电晶体中另一电晶体的ON电阻,该第三电阻器是该P通道型电晶体的ON电阻,以及该第四电阻器是以并联连接该第一电阻器的方式配备。12.如申请专利范围第1项之显示元件驱动电路,其中选取该第一时间常数和该第二时间常数中任一时间常数的方式为,当响应一输入至该驱动电路的预先决定之逻辑信号,将该第一电晶体切换为OFF状态之后,再将该第二电晶体切换为ON状态,该第一时间常数小于该第二时间常数,该预先决定之逻辑信号是高位准或低位准,并且该时间常数电路包含一耦合该第一闸极输入电容的第一电阻器,用以决定该第一时间常数,以及包含一耦合该第二闸极输入电容的第二电阻器,用以决定该第二时间常数。13.如申请专利范围第12项之显示元件驱动电路,其中该预先决定之逻辑信号是低位准信号,该第一时间常数是一放电时间常数,该第一时间常数是该第二时间常数的十五分之一或以下,该第一电阻器与该第二电阻器彼此串联连接,至少该第一电阻器是第三电晶体的ON电阻,该第一时间常数系藉由该第一闸极输入电容与该第三电晶体的ON电阻来决定,该第二时间常数系藉由该第二闸极输入电容与该第三电晶体之ON电阻和该第二电阻器的总和电阻値来决定,以及该时间常数电路会在响应该低位准信号而将该第三电晶体切换为ON状态时运作。14.一种包含如申请专利范围第1项至第13项中之任何一项之显示元件驱动电路之显示装置。图式简单说明:第1图显示根据本发明一个具体实施例,一种包含列电流驱动电路之EL元件驱动电路中之列扫描电路的方块图;第2图显示用以解说一时间迟滞驱动电路之CMOS输出级之驱动作业的图式;第3图显示电流驱动电路另一具体实施例的方块图;第4图显示一般型有机EL显示面板的示意图;以及第5图显示第4图所示之显示面板中列电流驱动电路实例的方块图。 |
