| 主权项 |
1.一种堆叠记忆体装置,包括: 第一层记忆体单元; 第二层记忆体单元;以及 位元线能将第一层记忆体单元中之第一记忆体单 元致能,以及第二层记忆体单元中之第一记忆体单 元致能。 2.如申请专利范围第1项之记忆体装置,更包括: 第一字元线,连接至该第一层记忆体单元中之第一 记忆体单元;以及 第二字元线,连接至该第二层记忆体单元中之第一 记忆体单元。 3.如申请专利范围第1项之记忆体装置,其中该第二 层记忆体单元之至少一部份重叠该第一层记忆体 单元之至少一部份。 4.如申请专利范围第3项之记忆体装置,其中该第二 层记忆体单元之第一记忆体单元是在该第一层记 忆体单元之第一记忆体单元直接之上。 5.如申请专利范围第1项之记忆体装置,更包括第三 层记忆体单元,其中更连接位元线而将该第三层记 忆体单元之第一记忆体单元致能。 6.如申请专利范围第5项之记忆体装置,其中该位元 线包括:第一分枝、第二分枝以及第三分枝,此第 一分枝通过该第一层记忆体单元之至少一部份,第 二分枝通过该第二层记忆体单元之至少一部份,以 及第三分枝通过该第三层记忆体单元之至少一部 份。 7.如申请专利范围第6项之记忆体装置,其中该位元 线跨越通过该第一层记忆体单元之至少一部份,向 上至该第二层记忆体单元,以及然后跨越通过该第 二层记忆体单元之至少一部份。 8.如申请专利范围第7项之记忆体装置,其中该位元 线更向上通过至该第三层记忆体单元,并且然后跨 越通过该第三层记忆体单元之至少一部份。 9.如申请专利范围第7项之记忆体装置,其中该位元 线跨越通过至该第二层记忆体单元中之所有记忆 体单元。 10.如申请专利范围第1项之记忆体装置,其中该位 元线包括第一分枝与第二分枝,此第一分枝通过该 第一层记忆体单元之至少一部份,以及第二分枝通 过该第二层记忆体单元之至少一部份。 11.如申请专利范围第2项之记忆体装置,更包括: 第一多工器提供电压至该第一字元线;以及 第二多工器提供电压至该第二字元线。 12.如申请专利范围第11项之记忆体装置,其中当读 取该第一层记忆体单元之第一记忆体单元时,该第 一多工器提供读取电压至字元线,以及该第二多工 器提供之电压为此读取电压之至少一半。 13.如申请专利范围第12项之记忆体装置,其中该第 一层记忆体单元包括记忆体单元,该记忆体单元包 括一层铁电材料。 14.如申请专利范围第13项之记忆体装置,其中该铁 电材料是由以下所构成之组选出:聚乙烯氟化物、 聚乙烯撑氟化物(PVDF)聚合物、聚乙烯氯化物、聚 丙烯、以及聚醯胺。 15.如申请专利范围第1项之记忆体装置,更包括处 理器,以及其中该第一层记忆体单元与第二层记忆 体单元提供记忆体阵列而连接至该处理器。 16.如申请专利范围第15项之记忆体装置,其中该记 忆体阵列埋设于处理器中。 17.如申请专利范围第1项之记忆体装置,更包括一 层介电材料、设置于该第一层记忆体单元与第二 层记忆体单元之间。 18.一种无线运算装置,包括: 接收发射器; 记忆体阵列,包括: 第一层记忆体单元; 第二层记忆体单元;以及 位元线,将该第一层记忆体单元中第一记忆体单元 与该第二层记忆体单元中第一记忆体单元致能;以 及 连接至接收发射器与记忆体阵列之处理器。 19.如申请专利范围第18项之无线运算装置,更包括: 第一字元线,连接至该第一层记忆体单元中之第一 记忆体单元;以及 第二字元线,连接至该第二层记忆体单元中之第一 记忆体单元。 20.如申请专利范围第18项之无线运算装置,其中该 记忆体阵列更包括第三层记忆体单元,其中更连接 位元线使得该第三层记忆体单元之第一记忆体单 元致能。 21.如申请专利范围第20项之无线运算装置,其中该 位元线包括:第一分枝、第二分枝、以及第三分枝 ,此第一分枝通过该第一层记忆体单元之至少一部 份,第二分枝通过该第二层记忆体单元之至少一部 份;以及第三分枝通过该第三层记忆体单元之至少 一部份。 图式简单说明: 第1图显示根据本发明实施例之铁电记忆体单元之 例; 第2图为根据本发明实施例记忆体单元阵列实施之 概要图式; 第3图显示根据本发明之电压vs偏极化磁滞曲线之 实施例; 第4图为根据本发明实施例之堆叠记忆体之横截面 图式; 第5图为根据本发明实施例之堆叠记忆体之方块图 ; 第6图为根据本发明另一实施例之堆叠记忆体之横 截面图式;以及 第7图为根据本发明实施例之无线计算装置之方块 图。 |
