| 主权项 |
1.一种薄膜电晶体,配置于一基板上,包含: 一特殊状通道层,形成于该基板上,并具有一宽部 及至少一窄部; 至少一外围多晶矽层,形成于该基板上,包围该特 殊状通道层; 一闸极绝缘膜,形成于该基板上,并覆盖该特殊状 通道层; 一闸极(gate electrode),形成于该闸极绝缘层上; 一层间绝缘膜(interlayer insulating film),形成于该闸 极绝缘膜上且覆盖该闸极;以及 一源极(source electrode)及一汲极(drain electrode),形成 于该层间绝缘膜上,贯穿该闸极绝缘层及该层间绝 缘膜,并电性连接于该特殊状通道层。 2.依申请专利范围第1项之薄膜电晶体,其中该外围 多晶矽层与该特殊状通道层之间界定一间隙。 3.依申请专利范围第1项之薄膜电晶体,其中该特殊 状通道层系为多晶矽(poly-silicon)或单晶矽(single- silicon)。 4.依申请专利范围第1项之薄膜电晶体,其中该特殊 状通道层之形状系为泪滴形状。 5.依申请专利范围第1项之薄膜电晶体,其中该特殊 状通道层之形状系为三角形状。 6.依申请专利范围第1项之薄膜电晶体,其中该特殊 状通道层之形状系为扇形状。 7.依申请专利范围第1项之薄膜电晶体,其中该特殊 状通道层之形状系为梯形状。 8.依申请专利范围第1项之薄膜电晶体,其中该特殊 状通道层之形状系为皇冠形状。 9.依申请专利范围第1项之薄膜电晶体,其中该外围 多晶矽层具有一宽部及一窄部分别对应于该特殊 状通道层之该宽部及该窄部。 10.依申请专利范围第9项之薄膜电晶体,其中该外 围多晶矽层之该宽部及该窄部分别与该特殊状通 道层之该宽部及该窄部之间界定一第一及第二间 隙,且该第一间隙系小于该第二间隙。 11.依申请专利范围第1项之薄膜电晶体,其中该特 殊状通道层具有一源极区域、中间区域及一汲极 区域,且该源极区域及该汲极区域分别电性连接于 该源极及该汲极。 12.依申请专利范围第1项之薄膜电晶体,其中该特 殊状通道层之该窄部具有锯齿状。 13.一种薄膜电晶体之制造方法,包含下列步骤: 形成一通道层于一基板上; 图案化该通道层,以形成一特殊状通道层及至少一 外围多晶矽层,其中该特殊状通道层具有一宽部及 一窄部,且该外围多晶矽层系包围该特殊状通道层 ,并具有一宽部及一窄部分别对应于该特殊状通道 层之该宽部及该窄部; 退火该特殊状通道层及该外围多晶矽层; 形成一闸极绝缘膜于该基板上,并覆盖该特殊状通 道层及该外围多晶矽层; 形成一闸极于该闸极绝缘层上; 植入p离子及n离子中之一者于该特殊状通道层中, 以形成一源极区域、一中间区域与一汲极区域; 形成一层间绝缘膜于该闸极绝缘膜上,并覆盖该闸 极;形成两接触孔,其贯穿该闸极绝缘层及该层间 绝缘膜,并裸露该源极区域及该汲极区域;以及 形成一源极及一汲极于该层间绝缘膜上,并填满该 两接触孔内。 14.依申请专利范围第13项之薄膜电晶体之制造方 法,其中该通道层系藉由电浆化学气相沉积制程沉 积于该基板上。 15.依申请专利范围第13项之薄膜电晶体之制造方 法,其中该特殊状通道层及该外围多晶矽层系藉由 微影蚀刻制程而形成。 16.依申请专利范围第13项之薄膜电晶体之制造方 法,其中该特殊状通道层系为多晶矽(poly-silicon)或 单晶矽(single-silicon)。 17.依申请专利范围第13项之薄膜电晶体之制造方 法,其中该特殊状通道层之该窄部具有一尖端处, 且该特殊状通道层之长晶方向将由该尖端处往尖 端处之相对另一边成长。 18.一种薄膜电晶体基板,包含: 一基板; 一特殊状通道层,形成于该基板上,并具有一宽部 及至少一窄部; 至少一外围多晶矽层,形成于该基板上,包围该特 殊状通道层; 一闸极绝缘膜,系形成于该基板上,并覆盖该特殊 状通道层; 一闸极(gate electrode),形成于该闸极绝缘层上; 一第一层间绝缘膜(interlayer insulating film),形成于 该闸极绝缘膜上且覆盖该闸极; 一源极(source electrode)及一汲极(drain electrode),形成 于该层间绝缘膜上,贯穿该闸极绝缘层及该第一层 间绝缘膜,并电性连接于该特殊状通道层; 一第二层间绝缘膜,形成于该闸极绝缘层上且覆盖 该源极及该汲极; 一接触孔,形成于该第二层间绝缘膜中;以及 一画素电极,形成于该第二层间绝缘层上且沈积于 该接触孔。 19.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层系为多晶矽(poly-silicon)或单晶矽( single-silicon)。 20.依申请专利范围第18项之薄膜电晶体基板,其中 该外围多晶矽层与该特殊状通道层之间界定一间 隙。 21.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层之形状系为泪滴形状。 22.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层之形状系为三角形状。 23.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层之形状系为扇形状。 24.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层之形状系为梯形状。 25.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层之形状系为皇冠形状。 26.依申请专利范围第18项之薄膜电晶体基板,其中 该外围多晶矽层具有一宽部及一窄部分别对应于 该特殊状通道层之该宽部及该窄部。 27.依申请专利范围第26项之薄膜电晶体基板,其中 该外围多晶矽层之该宽部及该窄部分别与该特殊 状通道层之该宽部及该窄部之间界定一第一及第 二间隙,且该第一间隙系小于该第二间隙。 28.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层具有一源极区域、中间区域及一 汲极区域,且该源极区域及该汲极区域分别电性连 接于该源极及该汲极。 29.依申请专利范围第18项之薄膜电晶体基板,其中 该特殊状通道层之该窄部具有锯齿状。 30.一种薄膜电晶体基板之制造方法,包含下列步骤 : 形成一通道层于一基板上; 图案化该通道层,以形成一特殊状通道层及至少一 外围多晶矽层,其中该特殊状通道层具有一宽部及 一窄部,且该外围多晶矽层系包围该特殊状通道层 ,并具有一宽部及一窄部分别对应于该特殊状通道 层之该宽部及该窄部; 退火该特殊状通道层及该外围多晶矽层; 形成一闸极绝缘膜于该基板上,并覆盖该特殊状通 道层及该外围多晶矽层; 形成一闸极于该闸极绝缘层上; 植入p离子及n离子中之一者于该特殊状通道层中, 以形成一源极区域、一中间区域与一汲极区域; 形成一第一层间绝缘膜于该闸极绝缘膜上,并覆盖 该闸极; 形成两接触孔,其贯穿该闸极绝缘层及该第一层间 绝缘膜,并裸露该源极区域及该汲极区域;以及 形成一源极及一汲极于该第一层间绝缘膜上,并填 满该两接触孔内; 形成一第二层间绝缘膜于该第一层间绝缘膜上,并 覆盖该源极及该汲极; 形成一接触孔于该第二层间绝缘膜中;以及 形成一画素电极于该第二层间绝缘膜上,并沈积于 该接触孔。 31.依申请专利范围第30项之薄膜电晶体基板之制 造方法,其中该通道层系藉由电浆化学气相沉积制 程沉积于该基板上。 32.依申请专利范围第30项之薄膜电晶体基板之制 造方法,其中该特殊状通道层及该外围多晶矽层系 藉由微影蚀刻制程而形成。 33.依申请专利范围第30项之薄膜电晶体基板之制 造方法,其中该特殊状通道层系为多晶矽(poly- silicon)或单晶矽(single-silicon)。 34.依申请专利范围第30项之薄膜电晶体基板之制 造方法,其中该特殊状通道层之该窄部具有一尖端 处,且该特殊状通道层之长晶方向将由该尖端处往 尖端处之相对另一边成长。 35.一种薄膜电晶体,配置于一基板上,包含: 一特殊状通道层,形成于该基板上,并具有一宽部 及至少一窄部; 至少一外围多晶矽层,形成于该基板上,包围该特 殊状通道层; 一闸极,位于该特殊状通道层之上;以及 一源极及一汲极,位于该闸极之上,并电性连接于 该特殊状通道层。 36.依申请专利范围第35项之薄膜电晶体,其中该外 围多晶矽层与该特殊状通道层之间界定一间隙。 37.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层系为多晶矽(poly-silicon)或单晶矽(single- silicon)。 38.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层之形状系为泪滴形状。 39.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层之形状系为三角形状。 40.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层之形状系为扇形状。 41.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层之形状系为梯形状。 42.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层之形状系为皇冠形状。 43.依申请专利范围第35项之薄膜电晶体,其中该外 围多晶矽层具有一宽部及一窄部分别对应于该特 殊状通道层之该宽部及该窄部。 44.依申请专利范围第43项之薄膜电晶体,其中该外 围多晶矽层之该宽部及该窄部分别与该特殊状通 道层之该宽部及该窄部之间界定一第一及第二间 隙,且该第一间隙系小于该第二间隙。 45.依申请专利范围第35项之薄膜电晶体,其中该特 殊状通道层之该窄部具有锯齿状。 46.依申请专利范围第35项之薄膜电晶体,其中该薄 膜电晶体系应用于一液晶显示装置之薄膜电晶体 基板上。 图式简单说明: 第1a图为先前技术之薄膜电晶体之多晶矽层之剖 面示意图。 第1b图为先前技术之薄膜电晶体之多晶矽层之平 面示意图。 第2a图为根据本发明之一实施例之薄膜电晶体之 剖面示意图。 第2b图为根据本发明之一实施例之薄膜电晶体之 平面示意图。 第3图、4a至4f、5a至5d为根据本发明之一实施例之 薄膜电晶体之通道层制造方法之剖面及平面示意 图。 第6、7及8图为根据本发明之一实施例之薄膜电晶 体之制造方法之剖面及平面示意图。 第9图为根据本发明之一实施例之薄膜电晶体基板 之剖面示意图。 |
