快闪参考存储单元的制造方法

摘要

一种快闪参考存储单元的制造方法。形成浮置阱区于半导体基底中，形成第一介电层覆盖于半导体基底上，形成已定义的浮栅于对应浮置阱区的第一介电层上，形成第二介电层覆盖于半导体基底上，定义第二介电层以形成接触窗并暴露出部分浮栅，进行重离子植入工艺，于暴露出的浮栅中植入离子，形成第三介电层覆盖于半导体基底上并填满接触窗。本发明系在半导体基底中形成有一浮置阱区，以做为隔离浮栅与半导体基底的隔离层之用，有效避免后续工序可能造成的接触窗过度蚀刻及/或浮栅对准错误的问题，并透过重离子植入工艺来增加部分浮栅的掺杂量，以降低浮栅接触窗的阻值，有效改善快闪参考存储单元的RC延迟，进而可提升组件的操作速度。

主权项

1.一种快闪参考存储单元的制造方法，其特征在于：包括：形成一浮置阱区于一半导体基底中；形成一第一介电层覆盖于该半导体基底上；形成一已定义的浮栅于对应该浮置阱区的该第一介电层上；形成一第二介电层覆盖于该半导体基底上；定义该第二介电层以形成一接触窗，并暴露出部分该浮栅；进行一重离子植入工艺，于暴露出的该浮栅中植入一离子，以增加其掺杂量；以及形成一第三介电层覆盖于该半导体基底上，并填满该接触窗。