半导体存储器件

摘要

一个相位调节电路使外部时钟信号延迟预定的量，以产生一个被调节时钟信号。相位比较器把外部时钟信号的相位与该被调节时钟信号的相位相比较，输出一个相位调节信号，以调节相位调节电路的延迟时间。数据输出电路把读取数据与该被调节时钟信号同步地输出到数据端。数据输入电路与该被调节时钟信号相同步接收提供到该数据端的写入数据。当写入数据的输入和读取数据的输出相继执行时，写入数据的输入操作和读取数据的输入操作之间的切换控制仅仅必需在一个时钟周期内完成。时钟周期可以被减小到上述切换控制所需的时间。结果，该外部时钟信号的最大频率可以增加。

主权项

1.一种半导体存储器件，其中包括：具有存储单元的存储单元阵列；相位调节电路，用于使外部时钟信号延迟预定的时间，以产生一个被调节的时钟信号；相位比较器，用于把所述外部时钟信号的相位与所述被调节的时钟信号的相位相比较，并且根据该比较结果输出一个相位调节信号，以调节所述相位调节电路的延迟时间；数据输出电路，用于把来自所述存储单元阵列的读取数据与所述被调节时钟信号同步地输出到数据端；以及数据输入电路，用于与所述被调节的时钟信号同步地接收写入到所述存储单元阵列的写入数据，所述写入数据还被提供到所述数据端；用于输出命令信号的保护电路；可变延迟电路，用于根据所述命令信号改变将由所述相位比较器所比较的所述外部时钟信号和所述被调节时钟信号之一的相位。