| 主权项 |
1.一种磁性记忆体装置之不对称包覆结构,其包括一磁场感应记忆体晶胞,其包含:一第一导体,其于一长度方向上跨越记忆体晶胞,且包括一顶端表面,二侧表面,以及一位于与记忆体晶胞面对之底部表面;一与顶端表面和只有二侧表面之一部份连接之第一不对称包覆,且其包括一沿着二侧表面凹入且与记忆体晶胞位移一第一距离之第一对柱;以及一第二导体,其于一宽度方向上横跨记忆体晶胞,且其包括一顶端表面,二侧表面以及一位于与记忆体晶胞面对之底部表面。2.如申请专利范围第1项之不对称包覆结构,其中该长度方向大致与记忆体晶胞之长度正交,且该宽度方向大致与记忆体晶胞之宽度正交,且该宽度对该长度之比定义一外观比。3.如申请专利范围第2项之不对称包覆结构,其中该外观比为在从约1.0至约1.6之范围中。4.如申请专利范围第1项之不对称包覆结构,其中该第一位移距离为一从由在该第一对柱与该第一导体之底部表面间之距离和在该第一对柱和在该记忆体晶胞上之预先决定的点间之距离构成之群组选出之距离。5.如申请专利范围第4项之不对称包覆结构,其中在该记忆体晶胞上之预先决定的点包含该记忆体晶胞之资料层。6.如申请专利范围第1项之不对称包覆结构,其中该长度方向大致与该记忆体晶胞之可变轴对齐,且该宽度方向大致对齐该记忆体晶胞之固定轴。7.如申请专利范围第1项之不对称包覆结构,其中该第二导体进一步包含一与顶端表面及全部二个侧表面连接之第二对称包覆,且其包括一对柱,其大致被底部表面覆盖。8.如申请专利范围第1项之不对称包覆结构,其中该第一导体横向地位移,如此使得该第一导体并非对称地在该记忆体晶胞之中心。9.如申请专利范围第1项之不对称包覆结构,其中该第一不对称包覆进一步包括一沿着该二侧表面之第一厚度以及沿着该顶端表面之一第二厚度,且该第一厚度系从不等于该第二厚度或大于该第二厚度中选择的。10.如申请专利范围第9项之不对称包覆结构,其中该第一厚度系落在从约1.2倍该第二厚度至约2.0倍第二厚度之范围中。11.如申请专利范围第1项之不对称包覆结构,且进一步包含一与该顶端表面和只有该第二导体之二侧表面之一部份连接之第二不对称包覆,且其包括一对沿着该第二导体之二侧表面之第二对柱,且其与该记忆体晶胞位移有一第二距离。12.如申请专利范围第11项之不对称包覆结构,其中该第二位移距离为一从由该第二对柱与该第二导体之底部表面间之距离和该第二对柱和该记忆体晶胞之一预先决定点间之距离所构成之群组中所选择出来的一个距离。13.如申请专利范围第12项之不对称包覆结构,其中在该记忆体晶胞上之预先决定点包含该记忆体晶胞之一资料层。14.如申请专利范围第13项之不对称包覆结构,其中该第一对柱和该第二对柱为相对于该资料层上之预先决定点不对称地分隔开来。15.如申请专利范围第11项之不对称包覆结构,其中该第二位移距离为大于第一位移距离。16.如申请专利范围第11项之不对称包覆结构,其中该第一位移距离大于第二位移距离。17.如申请专利范围第11项之不对称包覆结构,其中该长度方向大致与该记忆体晶胞之一长度正交,且该宽度方向大致与该记忆体晶胞之一宽度正交,且该宽度对该长度之比率定义一外观比。18.如申请专利范围第17项之不对称包覆结构,其中该外观比为在从约1.0至约1.5之范围内。19.如申请专利范围第11项之不对称包覆结构,其中该第一导体被横向地位移,如此使得该第一导体并非对称地位于该记忆体晶胞之中心。20.如申请专利范围第11项之不对称包覆结构,其中该第二导体被横向地位移,如此使得该第二导体并非对称地位于该记忆体晶胞之中心。21.如申请专利范围第11项之不对称包覆结构,其中该第一导体被横向地位移,如此使得该第一导体并非对称地位于该记忆体晶胞之中心,且其中该第二导体横向地位移,如此使得该第二导体并非对称地位于该记忆体晶胞之中心。22.如申请专利范围第11项之不对称包覆结构,其中该长度方向系大致对齐于该记忆体晶胞之可变轴,且该宽度方向大致对齐于该记忆体晶胞之固定轴。23.如申请专利范围第11项之不对称包覆结构,其中该第一不对称包覆和该第二不对称包覆所选择之一或二者进一步包括一沿着该二侧表面之第一厚度以及沿着该顶端表面之第二厚度,且该第一厚度为从不等于该第二厚度或大于该第二厚度中所选择的。24.如申请专利范围第23项之不对称包覆结构,其中该第一厚度系落在从约1.2倍第二厚度至约2.0倍第二厚度之范围中。图式简单说明:第1a图为一先前磁记忆体元件之轮廓图。第1b图为一说明在第1a图之先前磁记忆体元件中之资料储存之示意图。第2a图为一说明由二导体横跨之先前记忆体元件之示意图。第2b图为一说明一先前MRAM阵列之示意图。第3a和3b图为说明分别沿着一先前记忆体元件之一可变轴和一固定轴之解磁场之俯视图。第4图为一说明一先前包覆导体之横截面图。第5a和5b图为说明具有一对包覆导体之先前记忆体元件之横截面图。第5c图为一说明一具有由包覆导体横跨之先前记忆体晶胞之先前MRAM阵列之示意图。第6a和6b图说明先前记忆体元件分别因为第5a和5b图之先前包覆之导体所造成之切换特性之不利效应。第7a图为一轮廓图,其说明根据本发明之磁场感应记忆体晶胞。第7b图为一第一导体之第一不对称包覆之顶端平面图,其根据本发明跨越一磁场感应记忆体晶胞。第7c图为一第二导体之第二对称包覆之底部平面图,其根据本发明横跨一磁场感应记忆体晶胞。第8a和8b图为横跨记忆体晶胞之第一导体和一第二导体之横截面图,且该第一导体包括根据本发明之第一不对称包覆。第9a和9b图为第8a和8b图之第二导体之横截面图,其具有一根据本发明与之连接之第二对称包覆。第10a和10b图为第一和第二导体之横截面图,其包括一第一和一第二不对称包覆,其根据本发明分别与之连接。第11图为一顶端平面图,其说明一磁场感应记忆体晶胞,其具有一宽度和一长度,其根据本发明大致彼此相等。第12a和12b图为横截面图,其说明根据本发明分别相对于一预先决定点之第一和第二不对称包覆之凹入柱之第一和第二位移距离。第13图为一示意图,其根据本发明说明在第一和第二对柱和一资料层间之不对称间隔。第14a和14b图为横截面图,其分别根据本发明说明横向位移之第一和第二导体。第15图为一示意图,其说明由一在第一专体中流动之电流所建立之解磁场,该第一导体根据本发明包括一第一不对称包覆。第16图为一示意图,其说明一由在一包括根据本发明之第二不对称包覆之第二导体中之电流所建立之解磁场。第17a和17b图为示意图,其说明根据本发明之不对称包覆厚度中之变化。第18图为一具有根据本发明之不对称包覆导体之磁性记忆体装置之阵列之轮廓图。 |
