| 主权项 |
1.一种沟渠电容的制作方法,包含有:提供一基底,其中形成有一深沟渠;掺杂该深沟渠,于该深沟渠下部之该基底中形成一埋入扩散电极;于该深沟渠内壁上形成一电容介电层;于该深沟渠内沈积一第一导电层;凹陷蚀刻该第一多晶矽层至该深沟渠内第一深度;于该深沟渠侧壁上形成一颈氧化层;于该深沟渠内该第一导电层以及该颈氧化层上沈积一第二导电层;凹陷蚀刻该第二导电层至该深沟渠内第二深度;于该深沟渠之侧壁上形成一对称侧壁子;于该深沟渠内该第二导电层以及该对称侧壁子上沈积一第三导电层;凹陷蚀刻该第三导电层至该深沟渠内第三深度;及将掺质经由该第三导电层扩散至未被该对称侧壁子覆盖之该基底中,形成一外扩散掺杂区,藉此电连接一开关电晶体之源极。2.如申请专利范围第1项所述之沟渠电容的制作方法,其中于该深沟渠之侧壁上形成对称侧壁子的方法包含有下列步骤:于该深沟渠内壁以及该第二导电层上沈积一薄介电层;于该介电层上沈积一薄非晶矽层;进行一斜角度离子布植,对称地在深沟渠侧壁上之部分该薄非晶矽层内植入掺质;非等向性回蚀刻该薄非晶矽层以及该薄介电层,暴露出该第二导电层;选择性地去除未被离子布植之该薄非晶矽层;以及去除未被剩余之该薄非晶矽层所覆盖之该薄介电层,暴露出该基底,并形成该对称侧壁子。3.如申请专利范围第2项所述之沟渠电容的制作方法,其中该斜角度离子布植系植入BF2。4.如申请专利范围第2项所述之沟渠电容的制作方法,其中选择性地去除未被离子布植之该薄非晶矽层的方法系利用稀释氨水溶液湿蚀刻。5.如申请专利范围第2项所述之沟渠电容的制作方法,其中该薄介电层系为一CVD矽氧层。6.如申请专利范围第2项所述之沟渠电容的制作方法,其中该薄介电层的厚度介于100至200埃。7.如申请专利范围第2项所述之沟渠电容的制作方法,其中该薄非晶矽层的厚度约为50埃。8.如申请专利范围第1项所述之沟渠电容的制作方法,其中该第一导电层系为多晶矽所构成。9.如申请专利范围第1项所述之沟渠电容的制作方法,其中该第二导电层系为多晶矽所构成。10.如申请专利范围第1项所述之沟渠电容的制作方法,其中该第三导电层系为多晶矽所构成。图式简单说明:图一及图二显示习知制作沟渠电容之步骤(进行STI制程之前)。图三显示半导体晶片在完成图二中步骤后的沟渠电容布局上视图。图四显示于晶片上形成定义主动区域之光阻层后,在理想状态下,无对不准情形时,进行主动区域定义暨沟渠绝缘区域定义之上视图。图五为图四中沿着切线N-N'之剖面结构示意图。图六为图四完成STI制程后沿着切线N-N'之剖面结构示意图。图七为晶片上形成定义主动区域之光阻层后,有对不准情形时,进行主动区域定义暨沟渠绝缘区域定义之上视图。图八为图七中沿着切线N-N'之剖面结构示意图(完成STI制程后)。图九至图十四显示本发明较佳实施例沟渠电容制作方法之剖面示意图。图十五显示半导体晶片在完成图十三中步骤后的沟渠电容布局上视图。 |
