| 主权项 |
1一种薄膜电晶体的制造方法,包括:于一基底上依序形成一多晶矽层与一闸介电层;于该闸介电层上形成一图案化之光阻层,且该图案化之光阻层包括一第一部份光阻层与一第二部份光阻层,其中该第二部份光阻层的厚度小于该第一部份光阻层的厚度;以该图案化之光阻层为罩幕,蚀刻该闸介电层,以形成一图案化之闸介电层,且该图案化之闸介电层包括一第一部份闸介电层与一第二部份闸介电层,其中该第二部份闸介电层位于该第一部份闸介电层之两侧边,且其厚度小于该第一部份闸介电层的厚度;以该图案化之闸介电层与该图案化之光阻层为罩幕,进行一离子植入步骤,以于该第二部份闸介电层所对应之该多晶矽层中形成一源极区与一汲极区,并且于该第一部份光阻层所对应之该多晶矽层中形成一通道区,且于该通道区与该源极区之间或是该通道区与该汲极区之间形成对应之一淡掺杂汲极区;移除该图案化之光阻层;以及于该通道区所对应之该图案化之闸介电层上形成一闸极层。2.如申请专利范围第1项所述之薄膜电晶体的制造方法,其中该图案化之光阻层的形成方法包括:于该闸介电层上形成一光阻材料层;利用一光罩对该光阻材料层进行一曝光制程,其中该光罩具有至少一半穿透区,且该半穿透区系对应该第二部份光阻层;以及对该光阻材料层进行一显影制程。3.如申请专利范围第1项所述之薄膜电晶体的制造方法,其中所形成之该第二部份光阻层系位于该第一部份光阻层的两侧边,且该淡掺杂汲极区系形成于该通道区与该源极区之间以及该通道区与该汲极区之间。4.如申请专利范围第3项所述之薄膜电晶体的制造方法,其中位于该该第一部份光阻层两侧边之该第二部份光阻层其宽度系相同,且形成于该通道区与该源极区之间的该淡掺杂汲极区之宽度等于形成于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。5.如申请专利范围第3项所述之薄膜电晶体的制造方法,其中位于该第一部份光阻层两侧边之该第二部份光阻层其宽度系不相同,且形成于该通道区与该源极区之间的该淡掺杂汲极区之宽度不等于形成于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。6.如申请专利范围第1项所述之薄膜电晶体的制造方法,其中在形成该多晶矽层之前,更包括于该基底上形成一缓冲层。7.如申请专利范围第1项所述之薄膜电晶体的制造方法,其中在形成该闸极层之后,更包括:于该基底上形成一介电层,覆盖该闸极层与该图案化之闸介电层;于该介电层与该图案化之闸介电层中定义出一源极接触窗开口与一汲极接触窗开口,以暴露出该源极区与该汲极区;以及于该源极接触窗开口与该汲极接触窗开口中以及部分该介电层上形成一源极导电层与一汲极导电层,其中该源极导电层与该源极区电性连接,且该汲极导电层与该汲极区电性连接。8.一种薄膜电晶体的制造方法,包括:于一基底上依序形成一多晶矽层、一闸介电层与一闸极层;于该闸极层上形成一图案化之光阻层,且该图案化之光阻层包括一第一部份光阻层与一第二部份光阻层,其中该第二部份光阻层的厚度小于该第一部份光阻层的厚度;以该图案化之光阻层为罩幕,依序蚀刻该闸极层与该闸介电层,以形成一图案化之闸极层与一图案化之闸介电层,其中该图案化之闸介电层包括一第一部份闸介电层与一第二部份闸介电层,且该第二部份闸介电层位于该第一部份闸介电层之两侧边,而且其厚度小于该第一部份闸介电层的厚度;以及以该图案化之闸介电层为罩幕,进行一离子植入步骤,以于该第二部份闸介电层所对应之该多晶矽层中形成一源极区与一汲极区,并且于该图案化之闸极层所对应之该多晶矽层中形成一通道区,且于该通道区与该源极区之间或是该通道区与该汲极区之间形成对应之一淡掺杂汲极区。9.如申请专利范围第8项所述之薄膜电晶体的制造方法,其中该图案化之光阻层的形成方法包括:于该闸极层上形成一光阻材料层;利用一光罩对该光阻材料层进行一曝光制程,其中该光罩至少具有一半穿透区,且该半穿透区系对应该图案化之光阻层的该第二部份光阻层;以及对该光阻材料层进行一显影制程。10.如申请专利范围第8项所述之薄膜电晶体的制造方法,其中所形成之该第二部份光阻层系位于该第一部份光阻层的两侧边,且该淡掺杂汲极区系形成于该通道区与该源极区之间以及该通道区与该汲极区之间。11.如申请专利范围第10项所述之薄膜电晶体的制造方法,其中位于该第一部份光阻层两侧边之该第二部份光阻层其宽度系相同,且形成于该通道区与该源极区之间的该淡掺杂汲极区之宽度等于形成于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。12.如申请专利范围第10项所述之薄膜电晶体的制造方法,其中位于该第一部份光阻层两侧边之该第二部份光阻层其宽度系不相同,且形成于该通道区与该源极区之间的该淡掺杂汲极区之宽度不等于形成于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。13.如申请专利范围第8项所述之薄膜电晶体的制造方法,其中在形成该多晶矽层之前,更包括于该基底上形成一缓冲层。14.如申请专利范围第8项所述之薄膜电晶体的制造方法,更包括移除该图案化之光阻层的步骤,且该步骤系进行于形成该图案化之闸极层与该图案化之闸介电层之后以及进行该离子植入步骤之前,或是进行于该离子植入步骤之后。15.如申请专利范围第14项所述之薄膜电晶体的制造方法,其中在进行该离子植入步骤,并于其后移除该图案化之光阻层之后,更包括:于该基底上形成一介电层,覆盖该闸极层与该图案化之闸介电层;于该介电层与该图案化之闸介电层中定义出一源极接触窗开口与一汲极接触窗开口,以暴露出该源极区与该汲极区;以及于该源极接触窗开口与该汲极接触窗开口中以及部分该介电层上形成一源极导电层与一汲极导电层,其中该源极导电层与该源极区电性连接,且该汲极导电层与该汲极区电性连接。16.一种薄膜电晶体,包括:一多晶矽层,配置在一基底上;一图案化之闸介电层,配置在该多晶矽层上,且该图案化之阑介电层包括一第一部份闸介电层与一第二部份闸介电层,其中该第二部份闸介电层的厚度小于该第一部份闸介电层的厚度;一闸极层,配置在部分的该图案化之闸介电层上;一源极区与一汲极区,配置在该第二部份闸介电层所对应之该多晶矽层中,且该闸极层所对应之该多晶矽层系为一通道区;以及一淡掺杂汲极区,配置在未被该闸极层覆盖的该第一部份闸介电层所对应之该多晶矽层中。17.如申请专利范围第16项所述之薄膜电晶体,其中该淡掺杂汲极区配置在该通道区与该源极区之间以及该通道区与该汲极区之间,且配置于该通道区与该源极区之间的该淡掺杂汲极区之宽度等于配置于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。18.如申请专利范围第16项所述之薄膜电晶体,其中该淡掺杂汲极区配置在该通道区与该源极区之间以及该通道区与该汲极区之间,且配置于该通道区与该源极区之间的该淡掺杂汲极区之宽度不等于配置于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。19.如申请专利范围第16项所述之薄膜电晶体,更包括:一介电层,覆盖该图案化之闸介电层与该闸极层;一源极导电层,配置在该介电层与该闸介电层中以及部分的该介电层上,且该源极导电层与该源极区电性连接;以及一汲极导电层,配置在该介电层与该闸介电层中以及部分的该介电层上,且该汲极导电层与该汲极区电性连接。20.如申请专利范围第16项所述之薄膜电晶体,更包括一缓冲层,配置在该基底与该多晶矽层之间。21.一种薄膜电晶体的制造方法,包括:于一基底上依序形成一多晶矽层、一闸介电层与一闸极层;于该闸极层上形成一图案化之光阻层,且该图案化之光阻层包括一第一部份光阻层与一第二部份光阻层,其中该第二部份光阻层的厚度小于该第一部份光阻层的厚度;以该图案化之光阻层为罩幕,蚀刻该闸极层,以形成一图案化之闸极层,且该图案化之闸极层包括一第一部份闸极层与一第二部份闸极层,其中该第二部份闸极层的厚度小于该第一部份闸极层的厚度;以该图案化之闸极层为罩幕,进行一第一离子植入步骤,以于未被该图案化之闸极层覆盖之该多晶矽层中形成一源极区与一汲极区,并且于该第一部份闸极层所对应之该多晶矽层中形成一通道区;移除该第二部份闸极层;以及以保留下来的该图案化之闸极层为罩幕,进行一第二离子植入步骤,以于该通道区与该源极区之间或是该通道区与该汲极区之间形成对应之一淡掺杂汲极区。22.如申请专利范围第21项所述之薄膜电晶体的制造方法,其中该图案化之光阻层的形成方法包括:于该闸极层上形成一光阻材料层;利用一光罩对该光阻材料层进行一曝光制程,其中该光罩至少具有一半穿透区,且该半穿透区系对应该第二部份光阻层;以及对该光阻材料层进行一显影制程。23.如申请专利范围第21项所述之薄膜电晶体的制造方法,其中所形成之该第二部份光阻层系位于该第一部份光阻层的两侧边,且该淡掺杂汲极区系形成于该通道区与该源极区之间以及该通道区与该汲极区之间。24.如申请专利范围第23项所述之薄膜电晶体的制造方法,其中位于该第一部份光阻层两侧边之该第二部份光阻层其宽度系相同,且形成于该通道区与该源极区之间的该淡掺杂汲极区之宽度等于形成于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。25.如申请专利范围第23项所述之薄膜电晶体的制造方法,其中位于该第一部份光阻层两侧边之该第二部份光阻层其宽度系不相同,且形成于该通道区与该源极区之间的该淡掺杂汲极区之宽度不等于形成于该通道区与该汲极区之间的该淡掺杂汲极区之宽度。26.如申请专利范围第21项所述之薄膜电晶体的制造方法,其中在形成该多晶矽层之前,更包括于该基底上形成一缓冲层。27.如申请专利范围第21项所述之薄膜电晶体的制造方法,更包括移除该图案化之光阻层的步骤,且该步骤系进行于形成该图案化之闸极层之后以及进行该第一离子植入步骤之前,或是进行于该第二离子植入步骤之后。28.如申请专利范围第27项所述之薄膜电晶体的制造方法,其中在进行该第二离子植入步骤,并于其后移除该图案化之光阻层之后,更包括:于该基底上形成一介电层,覆盖该闸极层与该图案化之闸介电层;于该介电层与该图案化之闸介电层中定义出一源极接触窗开口与一汲极接触窗开口,以暴露出该源极区与该汲极区;以及于该源极接触窗开口与该汲极接触窗开口中以及部分该介电层上形成一源极导电层与一汲极导电层,其中该源极导电层与该源极区电性连接,且该汲极导电层与该汲极区电性连接。图式简单说明:图1是习知的一种薄膜电晶体之剖面示意图。图2A至图2C是依照本发明之第一较佳实施例的一种薄膜电晶体之制造流程剖面示意图。图3A至图3B是依照本发明之第一较佳实施例的另一种薄膜电晶体之制造流程剖面示意图。图4A至图4B是依照本发明之第一较佳实施例的又一种薄膜电晶体之制造流程剖面示意图。图5A至图5B是依照本发明之第一较佳实施例的再一种薄膜电晶体之制造流程剖面示意图。图6A至图6D是依照本发明之第二较佳实施例的一种薄膜电晶体之制造流程剖面示意图。图7A至图7B是依照本发明之第二较佳实施例的另一种薄膜电晶体之制造流程剖面示意图。图8A至图8B是依照本发明之第二较佳实施例的又一种薄膜电晶体之制造流程剖面示意图。图9A至图9B是依照本发明之第二较佳实施例的再一种薄膜电晶体之制造流程剖面示意图。图10是依照本发明之较佳实施例的一种薄膜电晶体之剖面示意图。图11是依照本发明之较佳实施例的另一种薄膜电晶体之剖面示意图。图12是依照本发明之较佳实施例的又一种薄膜电晶体之剖面示意图。图13A至图13D是依照本发明之第三较佳实施例的一种薄膜电晶体之制造流程剖面示意图。图14A至图14B是依照本发明之第三较佳实施例的另一种薄膜电晶体之制造流程剖面示意图。图15A至图15B是依照本发明之第三较佳实施例的又一种薄膜电晶体之制造流程剖面示意图。 |
