| 主权项 |
1.一种判断一序列资料中一网路码框之结尾的方法,该网路码框依序包含有一标头,一资料串,以及对应该资料串之错误检查码(cyclic redundancy check,CRC),该网路码框之最后一个位元系为该错误检查码之最后一个位元,该方法包含有:(a)侦测该网路码框之标头;(b)依据该网路码框之标头决定该资料串的起始位元;(c)使用对应该资料串之错误检查码的生成多项式对该资料串之起始位元起之复数个位元进行检查码运算以产生一余数;以及(d)比较该余数与一固定値,当该余数等于该固定値时,则判断该复数个位元之最后一个位元即为该网路码框之结尾。2.如申请专利范围第1项所述之方法,其中该错误检查码系为该资料串以该生成多项式执行检查码运算所产生之余数的补数。3.如申请专利范围第2项所述之方法,其中该生成多项式系为x32+x26+x23+ x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x1+1。4.如申请专利范围第3项所述之方法,其中该固定値系为0xC704DD7B。5.如申请专利范围第1项所述之方法,其中当该余数等于该固定値时,该复数个位元系包含该资料串以及该错误检查码。6.如申请专利范围第1项所述之方法,其中该标头包含有一起始値(preamble)为0x555A。7.如申请专利范围第1项所述之方法,其另包含有:当该余数不等于该固定値,且该复数个位元之位元长度大于一预定値时,中断执行步骤(c)。8.一种接受端电路(receiver),用来接收一网路码框,该网路码框包含有一标头,一资料串,以及对应该资料串之错误检查码(cyclic redundancy check, CRC),该网路码框之最后一个位元系为该错误检查码之最后一个位元,该接受端电路包含有:一搜寻电路,用来侦测该网路码框之标头;一错误检查码运算电路,电连接于该搜寻电路,用来依据该网路码框之标头决定该网路码框之资料串之起始位元,并以对应该错误检查码之生成多项式对该网路码框之资料串之起始位元起之复数个位元进行检查码运算以产生一余数;一比较电路,电连接于该错误检查码运算电路,用来比较该余数与一固定値;以及一判断逻辑电路,电连接于该比较电路,用来依据该比较电路之输出判断该复数个位元之最后一位元是否为该网路码框之结尾。9.如申请专利范围第8项所述之接收端电路,其中该错误检查码系为该资料串以该生成多项式执行检查码运算所产生之余数的补数。10.如申请专利范围第9项所述之接收端电路,其中该错误检查码运算电路所使用之生成多项式系为x32+x26+ x23+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x1+1。11.如申请专利范围第10项所述之接收端电路,其中该比较电路所使用之固定値系为0xC704DD7B。12.如申请专利范围第8项所述之接收端电路,其中该错误检查码运算电路对该资料串以及该错误检查码执行错误检查码运算所产生之余数会等于该固定値。13.如申请专利范围第8项所述之接收端电路,其中该标头包含有一起始値(preamble)为0x555A。14.如申请专利范围第8项所述之接收端电路,其中当该余数不等于该固定値,且该复数个位元之位元长度大于一预定値时,该错误检查码运算电路会中断执行检查码运算。15.如申请专利范围第8项所述之接收端电路,其系应用于点对点(peer-to-peer)传输。图式简单说明:图一为习知传送端电路的功能方块示意图。图二为习知接收端电路的功能方块示意图。图三为本发明输出端电路的功能方块示意图。图四为本发明判断网路码框之结尾的流程图。图五为本发明接收端电路的功能方块示意图。 |
