| 主权项 |
1.一种沟槽电容之制法,包括下列步骤:提供一半导体基底,其中包括有一沟槽、一节点介电层顺应性形成于该基底与该沟槽中,以及一储存节点填入于该沟槽中;回蚀刻该节点介电层使其低于该储存节点之顶部,并暴露出该沟槽储存节点以外之该沟槽上部侧壁;回蚀刻该储存节点使其顶部大体与该节点介电层共平面;沉积一领型介电层于该暴露之沟槽上部侧壁;以及填入一导电层于该储存节点上。2.如申请专利范围第1项所述之沟槽电容之制法,其中回蚀刻之该节点介电层低于该储存节点之顶部大体上为50-100埃。3.如申请专利范围第1项所述之沟槽电容之制法,其中去除部份之该节点介电层系利用湿蚀刻法或乾蚀刻法。4.如申请专利范围第1项所述之沟槽电容之制法,其中该储存节点之回蚀刻系利用乾蚀刻法。5.如申请专利范围第1项所述之沟槽电容之制法,其中该沟槽系由一该基底上之垫层图案定义。6.如申请专利范围第1项所述之沟槽电容之制法,其中该垫层图案系由一氧化矽/氮化矽层组成。7.如申请专利范围第1项所述之沟槽电容之制法,其中该节点介电层为一氮化矽层。8.如申请专利范围第1项所述之沟槽电容之制法,其中该储存节点系n+型掺杂之多晶矽。9.如申请专利范围第1项所述之沟槽电容之制法,其中该基底更包括一埋入式电极板,系为一n+型扩散区域,位于该沟槽下方区域之该半导体系基底中,且环绕于该节点介电层之外侧。10.如申请专利范围第1项所述之沟槽电容之制法,其中领型介电层为氧化层。11.如申请专利范围第10项所述之沟槽电容之制法,其中该氧化层系以低压化学气相沉积法(LPCVD)于摄氏约700-800度,并通以氢气/氧气的炉管中成长。12.如申请专利范围第1项所述之沟槽电容之制法,其中更包括回蚀刻该节点介电层使其大体与该储存节点共平面。13.如申请专利范围第1项所述之沟槽电容之制法,其中该导电层之材质为多晶矽。14.一种沟槽电容之制法,包括下列步骤:提供一半导体基底,其中包括有一沟槽、一节点介电层顺应性形成于该基底与该沟槽中,以及一储存节点填入于该沟槽中;回蚀刻该节点介电层使其低于该储存节点之顶部,并暴露该沟槽储存节点以外之该沟槽上部侧壁;回蚀刻该储存节点使其顶部低于该节点介电层;沉积一领型介电层于该暴露之沟槽上部侧壁;以及填入一导电层于该储存节点上。15.如申请专利范围第14项所述之沟槽电容之制法,其中回蚀刻之该节点介电层低于该储存节点顶部大体上为50-100埃。16.如申请专利范围第14项所述之沟槽电容之制法,其中回蚀刻之该储存节点顶部低于该节点介电层大体上为200-350埃。17.如申请专利范围第14项所述之沟槽电容之制法,其中去除部份之该节点介电层系利用湿蚀刻法或乾蚀刻法。18.如申请专利范围第14项所述之沟槽电容之制法,其中该储存节点之回蚀刻系利用乾蚀刻法。19.如申请专利范围第14项所述之沟槽电容之制法,其中该沟槽系由一该基底上之垫层图案定义。20.如申请专利范围第14项所述之沟槽电容之制法,其中该垫层图案系由一氧化矽/氮化矽层组成。21.如申请专利范围第14项所述之沟槽电容之制法,其中该节点介电层为氮化矽层。22.如申请专利范围第14项所述之沟槽电容之制法,其中该储存节点系n+型掺杂之多晶矽。23.如申请专利范围第14项所述之沟槽电容之制法,其中该基底更包括一埋入式电极板,系为一n+型扩散区域,位于该沟槽下方区域之该半导体系基底中,且环绕于该节点介电层之外侧。24.如申请专利范围第14项所述之沟槽电容之制法,其中领型介电层为氧化层。25.如申请专利范围第24项所述之沟槽电容之制法,其中该氧化层系以低压化学气相沉积法(LPCVD)于摄氏约700-800度,并通以氢气/氧气的炉管中成长。26.如申请专利范围第14项所述之沟槽电容之制法,其中更包括回蚀刻该节点介电层使其大体与该储存节点共平面。27.如申请专利范围第14项所述之沟槽电容之制法,其中该导电层之材质为多晶矽。28.一种沟槽电容之制法,包括下列步骤:提供一半导体基底,其中包括有一沟槽、一节点介电层顺应性形成于该基底与该沟槽中,以及一储存节点填入于该沟槽中;回蚀刻该节点介电层使其低于该储存节点之顶部,并暴露该沟槽储存节点以外之该沟槽上部侧壁;回蚀刻该储存节点使其顶部不高于该节点介电层;沉积一领型介电层于该暴露之沟槽上部侧壁;以及填入一导电层于该储存节点上。图式简单说明:第1图显示习知DRAM胞之沟槽排列的平面图。第2图显示习知DRAM胞之沟槽容器的剖面图。第3至6图显示习知领型介电层制程之剖面示意图。第7图显示习知领型介电层制程中不易填充节点介电层上方之凹陷处之剖面示意图。第8至15图显示本发明解决领型介电层不易填充于节点介电层上方凹槽之储存节点回蚀刻技巧之领型介电层制程之剖面示意图。 |
