发明名称 |
减少在半导体装置制造过程中图案变形及光阻膜毒化的方法 |
摘要 |
一硬质屏蔽叠包括交替的掺杂非晶形碳层(22)和无掺杂非晶形碳层(20)。无掺杂非晶形碳层(20)系作为抑止掺杂非晶形碳层(22)中压缩应力影响用的缓冲层以防止剥离。该堆栈具有一上封盖物质层(12)。在封盖物质层(12)之下最好系无掺杂非晶形碳层以减少光阻膜毒化。一替代的硬质屏蔽叠包含交替的封盖物质层(42)和非晶形碳层(40)。该非晶形碳层(40)可以有掺杂物或没有。封盖物质层(42)系作为抑止非晶形碳层(40)中压缩应力影响用的缓冲层以防止剥离。该堆栈的上层系由封盖物质层(42)所组成。在封盖物质层的下层最好系无掺杂非晶形碳层(40)以减少光阻膜毒化。该堆栈最下层最好系非晶形碳层(40)以方便利用灰化移除法(ashing process)自下层物质(8)移除该硬质屏蔽叠。 |
申请公布号 |
CN1672243A |
申请公布日期 |
2005.09.21 |
申请号 |
CN03818258.0 |
申请日期 |
2003.07.29 |
申请人 |
先进微装置公司 |
发明人 |
D·J·邦瑟;M·V·普拉特;C·Y·杨;S·A·贝尔;D·A·陈;P·A·菲舍尔;C·F·利昂斯;M·S·张;P-Y·高;M·I·赖特;L·尤;S·达克施纳-摩西 |
分类号 |
H01L21/033 |
主分类号 |
H01L21/033 |
代理机构 |
北京纪凯知识产权代理有限公司 |
代理人 |
戈泊;程伟 |
主权项 |
1.一种半导体装置的制造方法,包括:提供具有一上层物质(8)的基体;在该上层物质上形成一硬质屏蔽,该硬质屏蔽包括非晶形碳部分与物质层(8)形成接触,以及形成于非晶形碳部分之上的封盖层(12),该非晶形碳部分包括交替的掺杂非晶形碳层(22),具有能提高相对于该上层物质的蚀刻选择性的掺杂物,以及实质上不具有该掺杂物的无掺杂非晶形碳层(20);在硬质屏蔽叠上形成一光阻膜屏蔽(14);以及用该光阻膜屏蔽(14)作为最初的蚀刻屏蔽将该硬质屏蔽蚀刻形成用以将该上层物质图形化的硬质屏蔽。 |
地址 |
美国加利福尼亚州 |