基于Viterbi译码的多路并行循环块回溯技术

摘要

一种基于Viterbi译码的多路并行循环块回溯算法是根据Viterbi译码原理，其过程包括：提出一种仅需采用卷积码编码回溯的译码算法，回溯算法对Viterbi译码幸存路径信息的存储视情况可采用单口RAM或者双口RAM，RAM单元数的大小恒为回溯深度T的2倍与卷积码状态总数的乘积。RAM要分多块使用，分块多少由回溯深度和回溯块的大小决定。每块RAM都对应一个回溯单元和一套回溯选通网络，回溯时只有一部分RAM需要读写操作，同时有效的并行回溯路径数是回溯深度与回溯块大小的比值。回溯过程中，始点是路径度量的最小值对应的状态值作为当前回溯状态，随后，由当前回溯状态结合选出的当前幸存路径，回溯到下一个译码状态值，并且需要对多块RAM连续访问，回溯的当前状态值也在两块RAM之间实现连续切换，最后，回溯结果是反序排列的，寄存后以正常顺序输出译码结果。

主权项

1.一种基于Viterbi译码的循环多路并行回溯电路，其特征在于：基于Viterbi译码的循环多路并行回溯电路的工作步骤包括，首先需要选取一定数量的RAM块，用来存储幸存路径分支信息；再将其分为几个分块，回溯时电路同时、循环地在几个分块组成的回溯长度的RAM中读取数据，并得出各个回溯长度的RAM对应的译码，将各个分块的译码值连接起来，完成译码过程。