半导体元件、半导体元件阵列基板及其制造方法

摘要

本发明提供一种可抑制静电破坏、可提高良率之半导体元件阵列基板。其解决方法系在洗净玻璃基板3之层间绝缘膜侧之前，介以层间绝缘膜，在各像素5之每个显示点5a、5b、5c中形成连通闸极电极布线11且开口之虚设孔36。在洗净玻璃基板3之层间绝缘膜侧时，使与蓄积在薄膜电晶体8之多晶矽半导体层21之电荷相同之电荷介以虚设孔36而蓄积于闸极电极布线11，使闸极电极布线11与多晶矽半导体层21成为大致相等之电位，可抑制多晶矽半导体层21与闸极电极布线11之间的电压差之产生。