| 摘要 |
一种锁相回路(PLL)电路，系包括一相位比较部、一低通滤波器、一数位式压控振荡器(VCO)电路、及一分频器。相位比较部就一输入之时钟信号与一分频之时钟信号两者的相位加以比较而侦测一相位差。低通滤波器系平均相位比较部所输出之相位差，俾输出平均之结果而作为一频控输入。数位式VCO电路与一基准时钟信号同步地操作，且基于频控输入而产生一同步时钟信号，而将同步时钟信号之相位控制成单位个预定之解析值。预定之解析值为基准时钟信号之一周期的1／K(K为大于1之自然数)。分频器系分频同步时钟信号而产生分频之时钟信号。 |
