发明名称 |
支持可变长度指令执行的方法和设备 |
摘要 |
在一个实施例中,数字信号处理器包括超前逻辑,以减少在处理流水线中嵌入的泡的数量。处理器在多个缓冲器中接收包含指令的数据,并解码第一指令的大小。根据第一指令的大小,确定第二指令的起始。解码第二指令的大小,并且处理器确定加载第二指令是否将耗尽多个缓冲器中的一个。 |
申请公布号 |
CN1219252C |
申请公布日期 |
2005.09.14 |
申请号 |
CN01816468.4 |
申请日期 |
2001.09.26 |
申请人 |
英特尔公司;模拟设备股份有限公司 |
发明人 |
T·托玛滋恩;W·C·安德森;C·P·洛斯;K·查尔马斯;J·G·雷维拉;R·P·辛格 |
分类号 |
G06F9/30 |
主分类号 |
G06F9/30 |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
张政权 |
主权项 |
1.一种在处理器中对准指令的方法,其特征在于包括:对准第一指令;解码第一指令的大小;基于第一指令的大小,确定第二指令的起始;解码第二指令的大小;确定处理第二指令是否将取空多个缓冲器中的一个;以及如果处理第二指令取空多个缓冲器中的一个,则指示多个缓冲器中的这一个去接收其它的指令数据。 |
地址 |
美国加利福尼亚州 |