支持不同脉冲时间存取而无须变更模式寄存器中脉冲时间设定的DRAM

摘要

一种存储器件(150)可实施成响应指定不同脉冲时间的一个或多个指令编码，这些指令编码的脉冲时间不同于该存储器件的目前脉冲时间设定所指示的脉冲时间。比如，一种存储器件(150)可包括：存储器阵列(152)和架构成储存指示目前脉冲时间值的模式寄存器(154)。该存储器阵列(152)架构成响应所接收的第一指令编码而执行具有第一脉冲时间的第一触发存取；以及响应所接收的第二指令编码而执行具有第二脉冲时间的第二触发存取，其中该第二脉冲时间不同于该目前脉冲时间。一种存储器控制器(100)可实施成产生一个或多个指令编码，一个或多个指令编码指定与目标存储器件(150)的该目前脉冲时间设定所指示的该脉冲时间不同的脉冲时间。

主权项

1.一种存储器控制方法，包括下列步骤：接收存储器件(150)的请求以执行具有脉冲时间的触发存取；如果该脉冲时间(154)是该存储器件(150)的目前脉冲时间设定所指定的第一脉冲时间，则提供第一指令编码至该存储器件；如果该脉冲时间(154)是不等于该脉冲时间设定所指示的第一脉冲时间的第二脉冲时间，则提供第二指令编码至该存储器件(150)；响应该第一指令编码，该存储器件(150)执行具有该第一脉冲时间的触发存取；以及响应该第二指令编码，该存储器件(150)执行具有该第二脉冲时间的触发存取。