用于可编程逻辑的高度可配置PLL体系结构

摘要

一种可编程逻辑设备，包括输出具有可编程相位和频率的多个时钟信号的可配置锁相环(PLL)电路。每个输出信号都可编程选择用作外部时钟、内部全局时钟、内部本地时钟或其组合。PLL电路具有可编程的分频，包括提供高度时钟设计灵活性的可编程级联分频及可编程输出信号复用。

主权项

1、一种用于同时产生多个得自一参考信号的时钟信号的方法，所述方法包括：接收所述参考信号；产生多个信号，每个信号都具有频率和不同的相位；根据频率除数的可编程的选择同时去除所述产生的信号中每一个信号的所述频率，从而产生每个都具有频率和相位的输出信号；及根据可编程的选择复用所述输出信号，使每个时钟信号都可用作芯片外时钟信号，芯片内时钟信号或用作两者。