| 主权项 |
1.一种发光二极体封装结构之制作方法,包括有:提供一绝缘矽(silicon-on-insulator,SOI)基板,该绝缘矽基板系由一第一矽基材与一第二矽基材夹有一绝缘层所构成;分别蚀刻该绝缘矽基板之该第一矽基材与该第二矽基材而形成一凹槽反射座与一隔绝槽,该隔绝槽系将该绝缘矽基板分隔出正负电极之接触面;形成复数个金属导线于该绝缘矽基板;及配置一发光二极体晶粒于该绝缘矽基板之该凹槽反射座上,该发光二极体之正负电极系藉由该些金属导线而分别电性连接至该绝缘矽基板之正负电极。2.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该第一矽基材系为低阻値或高阻値之半导体。3.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该第二矽基材系为低阻値或高阻値之半导体。4.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该绝缘矽基板系包含N型与P型,且重掺砷、锑、磷,阻値小于0.1/cm之该第一矽基材与第二矽基材。5.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该金属导线之材料可选自银(Ag)、金(Au)、铜(Cu)、铝(Al)、铂(Pt)、钯(Pd)、铬(Cr)、镍(Ni)与其合金之群组组合。6.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该绝缘矽基板系选自具备<100>结晶方位之该第一矽基材之绝缘矽,以蚀刻出具有倾斜面之该凹槽反射座。7.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该绝缘矽基板系利用乾蚀刻之方法或选自具备<110>结晶方位之该第一矽基材之绝缘矽,以蚀刻出具有垂直面之该凹槽反射座。8.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该配置该发光二极体晶粒之步骤后,更包含一以一封装树脂包覆并填满该凹槽反射座之步骤。9.如申请专利范围第8项所述之发光二极体封装结构之制作方法,其中该封装树脂系成形为一个以上透镜之型式。10.如申请专利范围第1项所述之发光二极体封装结构之制作方法,其中该形成该隔绝槽之步骤,更包含藉由氧化处理该绝缘矽基板以生成一氧化层于该隔绝槽内而强化该隔绝槽之步骤。11.如申请专利范围第10项所述之发光二极体封装结构之制作方法,其中该隔绝槽之数量系复数个。12.如申请专利范围第11项所述之发光二极体封装结构之制作方法,其中该发光二极体晶粒之数量系复数个。13.如申请专利范围第12项所述之发光二极体封装结构之制作方法,其中该生成该氧化层于该隔绝槽内之步骤,更包含形成一导电层于该些隔绝槽内之步骤。14.如申请专利范围第13项所述之发光二极体封装结构之制作方法,其中该些发光二极体晶粒系经由该导电层以串联、并联或串并联混合方式作结合。15.一种发光二极体封装结构,包含有:一绝缘矽(silicon-on-insulator, SOI)基板,该绝缘矽基板系由一第一矽基材与一第二矽基材夹有一绝缘层所构成,并自该第一矽基板凹设有一凹槽反射座,该凹槽反射座底部具有一隔绝槽而被该隔绝槽分隔出正负电极之接触面,且该绝缘矽基板具有复数个金属导线;及一发光二极体晶粒,位于该凹槽反射座上,且该发光二极体晶粒之正负电极系藉由该些金属导线而分别电性连接至该绝缘矽基板之正负电极。16.如申请专利范围第15项所述之发光二极体封装结构,其中该第一矽基材系为低阻値或高阻値之半导体。17.如申请专利范围第15项所述之发光二极体封装结构,其中该第二矽基材系为低阻値或高阻値之半导体。18.如申请专利范围第15项所述之发光二极体封装结构,其中该绝缘矽基板系包含N型与P型,且重掺砷、锑、磷,阻値小于0.1/cm之该第一矽基材与第二矽基材。19.如申请专利范围第15项所述之发光二极体封装结构,其中该些金属导线之材料可选自银(Ag)、金(Au)、铜(Cu)、铝(Al)、铂(Pt)、钯(Pd)、铬(Cr)、镍(Ni)与其合金之群组组合。20.如申请专利范围第15项所述之发光二极体封装结构,其中该绝缘矽基板系选自具备<100>结晶方位之该第一矽基材之绝缘矽,以蚀刻出具有倾斜面之该凹槽反射座。21.如申请专利范围第15项所述之发光二极体封装结构,其中该绝缘矽基板系利用乾蚀刻之方法或选自具备<110>结晶方位之该第一矽基材之绝缘矽,以蚀刻出具有垂直面之该凹槽反射座。22.如申请专利范围第15项所述之发光二极体封装结构,更包含一封装树脂,包覆并填满该凹槽反射座。23.如申请专利范围第22项所述之发光二极体封装结构,其中该封装树脂系成形为一个以上之透镜之型式。24.如申请专利范围第15项所述之发光二极体封装结构,更包含一氧化层,位于该隔绝槽内而强化该隔绝槽。25.如申请专利范围第24项所述之发光二极体封装结构,其中该隔绝槽之数量系复数个。26.如申请专利范围第25项所述之发光二极体封装结构,其中该发光二极体晶粒之数量系复数个。27.如申请专利范围第26项所述之发光二极体封装结构,更包含一导电线路于该些隔绝槽内。28.如申请专利范围第27项所述之发光二极体封装结构,其中该些发光二极体晶粒系经由该导电线路以串联、并联或串并联混合方式作结合。图式简单说明:第1图,系习知技术之发光二极体之封装SMD LED元件之示意图;第2图,系本发明之第一实施例之流程示意图;第3A图至第3D图,系本发明之第一实施例之制造流程剖面示意图;第3E图,系本发明之第一实施例之上视图;第4图,系本发明之第二实施例之发光二极体封装结构之示意图;第5图,系本发明之第三实施例之发光二极体封装结构之示意图;第6A图,系本发明之第四实施例之发光二极体封装结构之示意图;第6B图,系本发明之第四实施例之发光二极体封装结构之将隔绝槽设置于靠近第二矽基材之外侧之示意图;第7A图至第7C图,系本发明之第五实施例之制造流程剖面示意图;第7D图,系本发明之第五实施例之以覆晶接合方式配置发光二极体晶粒之示意图;第8图,系本发明之第六实施例之发光二极体封装结构之示意图;第9A图与第9B图,系分别为本发明之第六实施例之发光二极体封装结构以串联与并联方式作结合之示意图;第10图,系本发明之第七实施例之发光二极体封装结构之示意图;及第11图,系本发明之第八实施例之发光二极体封装结构之示意图。 |
