| 主权项 |
1.一种控制程式设置时间的改良记忆体装置,包括:至少一记忆体区块,需要够长的一字元线预充电时间(word line pre-charge time)来对与一或多个包含在其中的选择字元线有关联的一或多个记忆胞执行程式设计;以及一监控电路,用来侦测各字元线是否到达一预设定限电压,以致能一预设电压供应至与该等所选择字元线有关联的一或多个闩(latch)。2.如申请专利范围第1项所述之控制程式设置时间的改良记忆体装置,其中该监控电路包括至少一个与该选择字元线的记忆胞结构类似的记忆胞。3.如申请专利范围第1项所述之控制程式设置时间的改良记忆体装置,其中该监控电路是根据与所有选择字元线相比之下,需要最久字元线预充电时间的条件下所构成的。4.如申请专利范围第1项所述之控制程式设置时间的改良记忆体装置,其中该监控电路包括至少一个字元线侦测电路,用来比较该字元线电压与该定限电压。5.如申请专利范围第1项所述之控制程式设置时间的改良记忆体装置,其中该监控电路的输出与一程式触发信号为一及(AND)闸的两个输入,以产生指示一连串的程式设计可被执行的一输出信号。6.如申请专利范围第1项所述之控制程式设置时间的改良记忆体装置,其中该监控电路包括两个字元线侦测电路,分别连接于一记忆体区块,用来侦测给该记忆体区块的奇数或偶数列的该等字元线是否超过该定限电压。7一种控制程式设置时间的改良记忆体装置,包括:至少一记忆体区块,需要够长的一字元线预充电时间(word line pre-charge time)来对与一或多个包含在其中的选择字元线有关联的一或多个记忆胞执行程式设计;一第一监控电路,用来侦测其中包含的一第一测试字元线是否到达一预设定限电压,以致能一预设电压供应至一第一组选择记忆胞;以及一第二监控电路,用来侦测其中包含的一第二测试字元线是否到达该预设定限电压,以致能该预设电压供应至一第二组选择记忆胞。8.如申请专利范围第7项所述之控制程式设置时间的改良记忆体装置,其中该第一与第二监控电路分别包括与该第一及第二组记忆胞结构类似的一或多个记忆胞。9.如申请专利范围第8项所述之控制程式设置时间的改良记忆体装置,其中在该第一或第二监控电路中的该第一与第二测试字元线,充电时增加电压的速度,分别比与该第一或第二组选择记忆胞有关的字元线慢。10.如申请专利范围第7项所述之控制程式设置时间的改良记忆体装置,其中该第一与第二监控电路分别包括一第一与第二字元线侦测电路,用来比较该第一与第二测试字元线电压与该定限电压。11.如申请专利范围第10项所述之控制程式设置时间的改良记忆体装置,其中该第一与第二字元线侦测电路,产生指示该等选择记忆胞可被提供该预设电压以供程式设计的一输出信号。12.一种控制程式设置时间的改良记忆体装置的方法,该记忆体装置有至少一个包括复数记忆胞的记忆体区块,该等记忆胞与复数字元线有关联,该方法包括以下步骤:提供一第一信号起始一程式周期;从一监控电路产生一第二信号,指示一或多个选择字元线的一串程式设计可被起始;在识别出该第二信号后,提供一预设高电压给一或多个与该选择字元线有关联的来源线;以及其中该监控电路包括与该等选择字元线中结构类似的记忆胞,并拥有其中最长的预充电时间。13.如申请专利范围第12项所述之控制程式设置时间的改良记忆体装置的方法,更包括提供一第三信号,指示施加该预设高电压的起始时间。14.如申请专利范围第12项所述之控制程式设置时间的改良记忆体装置的方法,其中产生步骤更包括侦测该监控电路中一或多个测试字元线的电压位准是否超过一预设定限电压。15.如申请专利范围第12项所述之控制程式设置时间的改良记忆体装置的方法,其中产生步骤更包括侦测该监控电路中一测试字元线是否到达比一预设定限电压高的一电压位准,代表所有选择的偶数或奇数字元线已到达该电压位准。16.如申请专利范围第12项所述之控制程式设置时间的改良记忆体装置的方法,更包括于该程式设计之前提供一第一操作电压至该选择字元线的该记忆胞。17.如申请专利范围第16项所述之控制程式设置时间的改良记忆体装置的方法,更包括于该预充电时间之后提供一第二操作电压。18.如申请专利范围第17项所述之控制程式设置时间的改良记忆体装置的方法,其中该第一操作电压大约为2.5V。19.如申请专利范围第17项所述之控制程式设置时间的改良记忆体装置的方法,其中该第二操作电压大约为1.8V。20.如申请专利范围第17项所述之控制程式设置时间的改良记忆体装置的方法,其中该预设高电压大约为10.5V。图式简单说明:第1图显示习知记忆体阵列的内部电路。第2图显示习知记忆体装置的简化内部电路。第3图显示根据本发明实施例之监控电路。第4图显示根据本发明实施例之记忆体装置的简化内部电路。第5图显示根据本发明实施例之自动补偿控制电路。第6图显示根据本发明实施例之记忆体装置的时序图。 |
