| 主权项 |
1.一种半导体装置,其特征为包含: 半导体基板; 第一绝缘膜,其系形成于上述半导体基板上; 配线开口部,其系形成于上述第一绝缘膜; 配线,其系包含以铜为主成份之第一导体膜,埋入 上述配线开口部; 第一阻障绝缘膜,其系形成于上述配线上及上述第 一绝缘膜上; 第二阻障绝缘膜,其系形成于上述第一阻障绝缘膜 上;及 第二绝缘膜,其系形成于上述第二阻障绝缘膜上, 具有比氧化矽膜低的介电率; 上述第一阻障绝缘膜之对铜的阻障性系比上述第 二阻障绝缘膜之对铜的阻障性大, 上述第二阻障绝缘膜与上述第二绝缘膜间之密接 性比在上述第一阻障膜上形成上述第二绝缘膜时 之上述第一阻障膜与上述第二绝缘膜间之密接性 大。 2.如申请专利范围第1项之半导体装置,其中 上述第一阻障绝缘膜之膜厚系比上述第二阻障绝 缘膜之膜厚厚。 3.如申请专利范围第1项之半导体装置,其中 上述第一阻障绝缘膜之膜厚为40nm以下。 4.如申请专利范围第1项之半导体装置,其中 上述第二绝缘膜系以涂布法或CVD法所形成之膜。 5.如申请专利范围第1项之半导体装置,其中 上述配线系包含:于上述配线开口部底面及侧面上 形成之阻障导体膜及于上述阻障导体膜上形成之 上述第一导体膜。 6.如申请专利范围第1项之半导体装置,其中 上述第一阻障绝缘膜系含有矽及碳并含有氮或氧 之至少一方的材料所形成者。 7.如申请专利范围第1项之半导体装置,其中 上述第二阻障绝缘膜含有碳化矽。 8.如申请专利范围第1项之半导体装置,其中 上述第二绝缘膜系含有矽、氧及碳之材料所形成 者。 9.如申请专利范围第1项之半导体装置,其中 上述配线表面上形成有扩散系数比铜小之铜化合 物膜或铜以外之金属膜。 10.如申请专利范围第1项之半导体装置,其中 上述配线之表面被氮化。 11.如申请专利范围第1项之半导体装置,其中 上述第一绝缘膜与上述第一阻障绝缘膜间形成有 第三绝缘膜。 12.如申请专利范围第11项之半导体装置,其中 上述第一绝缘膜与上述第三绝缘膜间形成有第四 绝缘膜。 13.一种半导体装置,其特征为包含: 半导体基板; 第一绝缘膜,其系形成于上述半导体基板上; 配线开口部,其系形成于上述第一绝缘膜; 配线,其系包含以铜为主成份之第一导体膜,埋入 上述配线开口部; 第二绝缘膜,其系形成于上述配线上及上述第一绝 缘膜上,含有矽及碳并含有氮或氧之至少一方的材 料所形成者; 第三绝缘膜,其系形成于上述第二绝缘膜上,含有 碳化矽;及 第四绝缘膜,其系形成于上述第三绝缘膜上,具有 比氧化矽膜低的介电率。 14.如申请专利范围第13项之半导体装置,其中 上述第四绝缘膜系含有矽、氧及碳之材料所形成 者。 15.一种半导体装置,其特征为包含: 半导体基板; 第一绝缘膜,其系形成于上述半导体基板上; 配线开口部,其系形成于上述第一绝缘膜; 配线,其系包含以铜为主成份之第一导体膜,埋入 上述配线开口部; 阻障绝缘膜,其系形成于上述配线上及上述第一绝 缘膜上;及 第二绝缘膜,其系形成于上述阻障绝缘膜上,具有 比氧化矽膜低的介电率; 上述配线与上述阻障绝缘膜之界面附近之上述阻 障绝缘膜的氮浓度系比上述第二绝缘膜与上述阻 障绝缘膜间之界面附近之上述阻障绝缘膜之氮浓 度高。 16.如申请专利范围第15项之半导体装置,其中 上述阻障绝缘膜系含有矽、碳及氮之材料所形成 者。 17.一种半导体装置,其特征为包含: 半导体基板; 第一绝缘膜,其系形成于上述半导体基板上; 配线开口部,其系形成于上述第一绝缘膜; 配线,其系包含以铜为主成份之第一导体膜,埋入 上述配线开口部; 第二绝缘膜,其系形成于上述配线上及上述第一绝 缘膜上,具有抑制或防止铜扩散之功能;及 第三绝缘膜,其系形成于上述第二绝缘膜上,具有 控制应力之功能; 上述第二绝缘膜及上述第三绝缘膜之层叠膜之应 力为-180MPa以上。 18.如申请专利范围第17项之半导体装置,其中 上述第三绝缘膜系起作用以缓和上述第二绝缘膜 发生之应力。 19.如申请专利范围第17项之半导体装置,其中 上述第二绝缘膜系产生压缩应力之膜,上述第三绝 缘膜系产生拉伸应力之膜。 20.如申请专利范围第17项之半导体装置,其中 上述第二绝缘膜系含有矽、碳及氮之材料所形成 者。 21.如申请专利范围第17项之半导体装置,其中 上述第三绝缘膜系含有碳化矽所形成。 22.一种半导体装置之制造方法,其特征为包含: (a)准备半导体基板之步骤; (b)于上述半导体基板上形成第一绝缘膜之步骤; (c)于上述第一绝缘膜形成第一配线开口部之步骤; (d)于上述第一配线开口部内形成包含以铜为主成 份之第一导体膜的配线之步骤; (e)于埋设有上述配线之上述第一绝缘膜上形成第 一阻障绝缘膜之步骤; (f)于上述第一阻障绝缘膜上形成第二阻障绝缘膜 之步骤; (g)于上述第二阻障绝缘膜上形成具有比氧化矽膜 低之介电率之第二绝缘膜之步骤; 上述第一阻障绝缘膜之对铜的阻障性系比上述第 二阻障绝缘膜之对铜的阻障性大; 上述第二阻隙绝缘膜与上述第二绝缘膜之密接性 比在上述第一阻障绝缘膜上形成上述第二绝缘膜 时之上述第一阻障绝缘膜与上述第二绝缘膜之密 接性大。 23.如申请专利范围第22项之半导体装置之制造方 法,其中上述(g)步骤后,尚有: (h)对上述第一阻障绝缘膜、上述第二阻障绝缘膜 及上述第二绝缘膜以乾式蚀刻形成第二开口部之 步骤; (i)于上述第二开口部内埋设以铜为主成份之导体 膜之步骤; 上述第二阻障绝缘膜系作为形成上述第二开口部 时之蚀刻终止膜之用。 24.如申请专利范围第22项之半导体装置之制造方 法,其中 上述第二绝缘膜系以涂布法或CVD法所形成。 25.如申请专利范围第22项之半导体装置之制造方 法,其中 上述第一阻障绝缘膜之膜厚系比上述第二阻障绝 缘膜之膜厚厚。 26.如申请专利范围第22项之半导体装置之制造方 法,其中 上述第一阻障绝缘膜之膜厚为40nm以下。 27.如申请专利范围第22项之半导体装置之制造方 法,其中 上述第一阻障绝缘膜系含有矽及碳并含有氮或氧 之至少一方的材料所形成者。 28.如申请专利范围第22项之半导体装置之制造方 法,其中 上述第二阻障绝缘膜系含有碳化矽。 29.如申请专利范围第22项之半导体装置之制造方 法,其中 上述(d)步骤后,于上述(e)步骤之前尚有: 于上述配线表面形成扩散系数比铜小之铜化合物 膜或铜以外之金属膜之步骤。 30.如申请专利范围第22项之半导体装置之制造方 法,其中 上述(d)步骤后,于上述(e)步骤之前尚有: 使上述配线表面氮化之步骤。 31.如申请专利范围第22项之半导体装置之制造方 法,其中 上述(b)步骤后,尚有于上述第一绝缘膜上形成第三 绝缘膜之步骤,且 上述(d)步骤系包含:于上述第一配线开口部内及上 述第三绝缘膜上沈积上述第一导体膜之步骤及除 去埋入上述第一配线开口部内之上述第一导体膜 以外之上述第一导体膜之步骤; 除去上述第一导体膜之步骤中,上述第三绝缘膜具 有作为上述第一绝缘膜之保护膜之功能。 32.如申请专利范围第22项之半导体装置之制造方 法,其中尚包含: (h)于上述第二绝缘膜上形成含有第三绝缘膜之遮 罩之步骤; (i)藉由上述遮罩蚀刻上述第二绝缘膜而形成连接 于上述配线之孔之步骤。 33.如申请专利范围第22项之半导体装置之制造方 法,其中尚包含: (h)于上述第二绝缘膜上形成含有第三绝缘膜之第 一遮罩及含有第四绝缘膜之第二遮罩之步骤; (i)藉由上述第一遮罩蚀刻上述第二绝缘膜而形成 连接于上述配线之孔,藉由上述第二遮罩蚀刻上述 第二绝缘膜而形成口径比上述孔大之配线沟槽之 步骤。 34.一种半导体装置之制造方法,其特征为包含以下 步骤: (a)准备半导体基板之步骤; (b)于上述半导体基板上形成第一绝缘膜之步骤; (c)于上述第一绝缘膜形成第一配线开口部之步骤; (d)于上述第一配线开口部内,形成具有以铜为主成 份之第一导体膜的配线之步骤; (e)于埋设有上述配线之上述第一绝缘膜上,形成含 有矽及碳并含有氮或氧之至少一方的材料所形成 之第二绝缘膜之步骤; (f)于上述第二绝缘膜上形成含有碳化矽之第三绝 缘膜之步骤; (g)于上述第三绝缘膜上形成具有比氧化矽膜低之 介电率之第四绝缘膜之步骤。 35.如申请专利范围第34项之半导体装置之制造方 法,其中 上述第四绝缘膜系含有矽、氧及碳之材料所形成 者。 36.一种半导体装置之制造方法,其特征为包含: (a)准备半导体基板之步骤; (b)于上述半导体基板上形成第一绝缘膜之步骤; (c)于上述第一绝缘膜形成第一配线开口部之步骤; (d)于上述第一配线开口部内,形成包含以铜为主成 份之第一导体膜的配线之步骤; (e)于埋入上述配线之上述第一绝缘膜上形成阻障 绝缘膜之步骤; (f)于上述阻障绝缘膜上形成具有比氧化矽膜低之 介电率的第二绝缘膜之步骤; 上述配线与上述阻障绝缘膜之界面附近之上述阻 障绝缘膜的氮浓度系比上述第二绝缘膜与上述阻 障绝缘膜之界面附近之上述阻障绝缘膜之氯浓度 高。 37.如申请专利范围第36项之半导体装置之制造方 法,其中 上述阻障绝缘膜系含有矽、碳及氮之材料所形成 者。 38.如申请专利范围第36项之半导体装置之制造方 法,其中 上述(e)步骤中,上述阻障绝缘膜系藉由使用氮气之 CVD法所形成,于上述阻障绝缘膜之成膜初始阶段导 入成膜装置之氮气流量系比于上述阻障绝缘膜之 成膜后期阶段导入成膜装置之氮气流量多。 39.如申请专利范围第36项之半导体装置之制造方 法,其中 上述(e)步骤中,上述阻障绝缘膜系藉由使用氮气之 CVD法所形成,并于上述阻障绝缘膜之成膜后期阶段 ,停止将氮气导入成膜装置。 图式简单说明: 图1系本发明之一实施方式之半导体装置之制造步 骤中之主要部位剖面图。 图2系接续图1之半导体装置之制造步骤中之主要 部位剖面图。 图3系接续图2之半导体装置之制造步骤中之主要 部位剖面图。 图4系接续图3之半导体装置之制造步骤中之主要 部位剖面图。 图5系接续图4之半导体装置之制造步骤中之主要 部位剖面图。 图6系接续图5之半导体装置之制造步骤中之主要 部位剖面图。 图7系接续图6之半导体装置之制造步骤中之主要 部位剖面图。 图8系接续图7之半导体装置之制造步骤中之主要 部位剖面图。 图9系接续图8之半导体装置之制造步骤中之主要 部位剖面图。 图10系接续图9之半导体装置之制造步骤中之主要 部位剖面图。 图11系接续图10之半导体装置之制造步骤中之主要 部位剖面图。 图12系接续图11之半导体装置之制造步骤中之主要 部位剖面图。 图13系接续图12之半导体装置之制造步骤中之主要 部位剖面图。 图14系其他方式之半导体装置之制造步骤中之主 要部位剖面图。 图15系接续图13之半导体装置之制造步骤中之主要 部位剖面图。 图16系接续图15之半导体装置之制造步骤中之主要 部位剖面图。 图17系以埋入型铜配线之TDDB寿命试验之结果为示 之图表。 图18系以埋入型铜配线之高温放置试验后之电阻 上升率为示之图表。 图19系以埋入型铜配线之高温放置试验后之电阻 上升率为示之图表。 图20系以埋入型铜配线之高温放置试验后之电阻 上升率为示之图表。 图21系本发明之其他实施方式之半导体装置之制 造步骤中之主要部位剖面图。 图22系接续图21之半导体装置之制造步骤中之主要 部位剖面图。 图23系以绝缘膜之膜厚方向上之氮(N)浓度分布为 示之图表。 图24系接续图22之半导体装置之制造步骤中之主要 部位剖面图。 图25系接续图24之半导体装置之制造步骤中之主要 部位剖面图。 图26系本发明之其他实施方式之半导体装置之制 造步骤中之主要部位剖面图。 图27系接续图26之半导体装置之制造步骤中之主要 部位剖面图。 图28系接续图27之半导体装置之制造步骤中之主要 部位剖面图。 图29系接续图28之半导体装置之制造步骤中之主要 部位剖面图。 图30系接续图29之半导体装置之制造步骤中之主要 部位剖面图。 图31系接续图30之半导体装置之制造步骤中之主要 部位剖面图。 图32系接续图31之半导体装置之制造步骤中之主要 部位剖面图。 图33系本发明之其他实施方式之半导体装置之制 造步骤中之主要部位剖面图。 图34系接续图33之半导体装置之制造步骤中之主要 部位剖面图。 图35系接续图34之半导体装置之制造步骤中之主要 部位剖面图。 图36系接续图35之半导体装置之制造步骤中之主要 部位剖面图。 图37系接续图36之半导体装置之制造步骤中之主要 部位剖面图。 图38系接续图37之半导体装置之制造步骤中之主要 部位剖面图。 图39系接续图38之半导体装置之制造步骤中之主要 部位剖面图。 图40系接续图39之半导体装置之制造步骤中之主要 部位剖面图。 图41系接续图40之半导体装置之制造步骤中之主要 部位剖面图。 图42系接续图41之半导体装置之制造步骤中之主要 部位剖面图。 图43系本发明之其他实施方式之半导体装置之制 造步骤中之主要部位剖面图。 图44系接续图43之半导体装置之制造步骤中之主要 部位剖面图。 图45系接续图44之半导体装置之制造步骤中之主要 部位剖面图。 图46系接续图45之半导体装置之制造步骤中之主要 部位剖面图。 图47系本发明之其他实施方式之半导体装置之之 主要部位剖面图。 图48系以层叠膜之应力为示之图表。 图49系本发明之其他实施方式之半导体装置之制 造步骤中之主要部位剖面图。 图50系接续图49之半导体装置之制造步骤中之主要 部位剖面图。 图51系接续图50之半导体装置之制造步骤中之主要 部位剖面图。 图52系本发明之其他实施方式之半导体装置之制 造步骤中之主要部位剖面图。 图53系接续图52之半导体装置之制造步骤中之主要 部位剖面图。 图54系接续图53之半导体装置之制造步骤中之主要 部位剖面图。 图55系接续图54之半导体装置之制造步骤中之主要 部位剖面图。 |
