| 摘要 |
Sich von einer oberen Oberfläche einer n·-·-Halbleiterschicht (3) auf einem p·-·-Halbleitersubstrat (1) zu der Grenzfläche zwischen der n·-·-Halbleiterschicht (3) und dem p·-·-Halbleitersubstrat (1) erstreckend ist ein p·+·-Dotierungsbereich (4) bereitgestellt. Der p·+·-Dotierungsbereich (4) definiert einen Hochpotentialinselbereich (101), einen Niedrigpotentialinselbereich (104) und einen Schlitzbereich (105) in der n·-·-Halbleiterschicht (3). Die n·-·-Halbleiterschicht (3) in dem Hochpotentialinselbereich (101) und die n·-·-Halbleiterschicht (3) in dem Niedrigpotentialinselbereich (104) sind durch die n·-·-Halbleiterschicht (3) in dem Schlitzbereich (105) verbunden und eine Logikschaltung (103) ist in der n·-·-Halbleiterschicht (3) in dem Hochpotentialinselbereich (101) ausgebildet. Eine Breite (W) der n·-·-Halbleiterschicht (3) in der Richtung der Y-Achse in dem Schlitzbereich (105) ist derart gesetzt, dass sie schmaler als eine Breite (HW) der n·-·-Halbleiterschicht (3) in der Richtung der Y-Achse in dem Hochpotentialinselbereich (101) ist.
|
