半导体器件

摘要

本发明的课题是提供能容易地得到所希望的耐压的半导体器件。在被p杂质区3划分了的高电位岛区201内的n^－半导体层2中形成了n⁺杂质区52，在n⁺杂质区52与p杂质区3之间的n^－半导体层2的上方以多层方式形成了第1场板55a～55e和多个第2场板。上层的第2场板位于下层的第1场板间的间隙的上方，在其上通过了布线30。第2场板中最接近于p杂质区3的第2场板在布线30的下方具有切断部位，在该切断部位的下方的第1场板间的间隙中与该第1场板分离地形成了电极56。

主权项

1.一种半导体器件，其特征在于：具备：第1导电类型的半导体衬底；在上述半导体衬底上设置的第2导电类型的半导体层；在上述半导体层中划分预定区域的上述第1导电类型的第1杂质区，该第1杂质区从上述半导体层的上表面延伸到上述半导体层与上述半导体衬底的界面而设置于上述半导体层内部；在上述预定区域外的上述半导体层中设置的半导体元件；以及在上述预定区域内的上述半导体层中设置的MOS晶体管，上述MOS晶体管包含：上述第2导电类型的第2杂质区，该第2杂质区设置于上述预定区域内的上述半导体层的上表面内且杂质浓度比上述半导体层的杂质浓度高；以及电连接到上述第2杂质区上的漏电极，上述半导体器件还具备：在上述第1杂质区与上述第2杂质区之间的上述半导体层上设置的第1绝缘膜；在上述第1绝缘膜上，沿着从上述第1杂质区朝向上述第2杂质区的方向互相分离地设置的多个第1场板；覆盖上述多个第1场板而设置于上述第1绝缘膜上的第2绝缘膜；在上述第2绝缘膜上，沿着从上述第1杂质区朝向上述第2杂质区的方向互相分离地设置的多个第2场板；覆盖上述多个第2场板而设置于上述第2绝缘膜上的第3绝缘膜；以及设置于上述第3绝缘膜上的布线，该布线通过上述多个第1场板和上述多个第2场板的上方来电连接上述漏电极与上述半导体元件，上述多个第1场板中最接近于上述第1杂质区的第1场板是上述MOS晶体管的栅电极，上述多个第2场板分别设置于上述多个第1场板间的间隙的上方，上述多个第2场板中最接近于上述栅电极的第2场板在上述布线的下方具有切断部位，在上述多个第1场板间的间隙内，在位于上述切断部位的下方的间隙中与上述多个第1场板分离地设置了电极。