嵌入式半导体产品及其制造方法

摘要

一种嵌入式半导体产品，其具有一第一隔离沟槽以及形成于该第一隔离沟槽中之一第一隔离区域毗邻于一半导体基底之逻辑单元主动区，并具有一第二隔离沟槽以及形成于该第二隔离沟槽之一第二隔离区域毗邻于该半导体基底之记忆单元主动区。该第二隔离沟槽之深度系较该第一隔离沟槽为深，因此埋置于至少部份该第二隔离区域中之储存电容的电容板将可具有较大之电容。