发明名称 半导体积体电路装置之制造方法
摘要 本发明系提高探针卡之良率。本发明系自主板18与配置于主板18之主面上之子板19形成探针卡,子板19于平面中配置于比内周焊垫区域22内侧,继电器26、27沿子板19之上面外周以一行排列,继电器26、27、电容器28、石英振荡器29以及IC30等之电子零件选择外形尺寸尽可能小者,藉由子板19上之电子零件与子板19内之配线层形成检查用电路。
申请公布号 TW200529346 申请公布日期 2005.09.01
申请号 TW093135456 申请日期 2004.11.18
申请人 瑞萨科技股份有限公司 发明人 佐藤匡史
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人 陈长文
主权项
地址 日本