| 主权项 |
1.一种晶片封装制程,至少包括:提供一矩阵型基板;配设复数个晶片于该矩阵型基板上,且该晶片与该矩阵型基板电性连接;配设一加劲构件于该矩阵型基板上,该加劲构件具有一顶面及对应之一底面,该加劲构件之该底面系朝向该矩阵型基板;形成一封装材料以包覆该等晶片、该矩阵型基板、该加劲构件之该顶面及该加劲构件之该底面;以及切割该封装材料、该矩阵型基板及该加劲构件,以形成复数个晶片封装体。2.如申请专利范围第1项所述之晶片封装制程,其中该加劲构件具有复数个开口,其位置对应于该些晶片配置在该基板上的位置。3.如申请专利范围第1项所述之晶片封装制程,其中该加劲构件之该底面系朝向该些晶片。4.如申请专利范围第1项所述之晶片封装制程,其中该散热构件系藉由一黏着材料与该基板接合。5.如申请专利范围第1项所述之晶片封装制程,其中在切割该晶片、该基板及该加劲构件之后,还形成复数个焊球于该基板上。6.如申请专利范围第1项所述之晶片封装制程,其中在切割该晶片、该基板及该加劲构件之前,还形成复数个焊球于该基板上。7.如申请专利范围第1项所述之晶片封装制程,其中在配设该晶片于该基板上时,该晶片系藉由一黏着材料贴附于该基板上,且还进行一打线制程以形成复数条导线电性连接该晶片与该基板。8.如申请专利范围第1项所述之晶片封装制程,其中该加劲构件的材质系为铜。9.一种晶片封装体,至少包括:一基板;一晶片,配置在该基板上,且该晶片与该基板电性连接;一加劲构件,配置在该基板上,该加劲构件具有一顶面及对应之一底面,该加劲构件之该底面系朝向该基板;以及一封装材料,包覆该晶片、该基板、该加劲构件之该顶面及该加劲构件之该底面。10.如申请专利范围第9项所述之晶片封装体,其中该加劲构件具有一开口,其位置对应于该晶片配置在该基板上的位置。11.如申请专利范围第9项所述之晶片封装体,其中该加劲构件之该底面系朝向该晶片。12.如申请专利范围第9项所述之晶片封装体,还包括复数个导线,而该晶片系贴附于该基板上,藉由该些导线与该基板电性连接。13.如申请专利范围第9项所述之晶片封装体,其中该加劲构件的材质系为铜。14.一种晶片封装体,至少包括:一薄型基板,该薄型基板的厚度系介于0.5公厘到0.1公厘之间;一晶片,配置在该薄型基板上,且该晶片与该薄型基板电性连接;一加劲构件,配置在该薄型基板上;以及一封装材料,包覆该晶片、该薄型基板及该加劲构件。15.如申请专利范围第14项所述之晶片封装体,其中该加劲构件具有一顶面及对应之一底面,该加劲构件之该底面系朝向该薄型基板,而该封装材料系包覆该加劲构件之该顶面及该加劲构件之该底面。16.如申请专利范围第15项所述之晶片封装体,其中该加劲构件之该底面系朝向该晶片。17.如申请专利范围第14项所述之晶片封装体,其中该加劲构件具有一开口,其位置对应于该晶片配置在该薄型基板上的位置。18.如申请专利范围第14项所述之晶片封装体,还包括复数个导线,而该晶片系贴附于该薄型基板上,藉由该些导线与该薄型基板电性连接。19.如申请专利范围第14项所述之晶片封装体,其中该加劲构件的材质系为铜。20.一种加劲构件,包括一顶部、一侧壁部份及一凸缘,该侧壁部份之一侧系连接于该顶部,该侧壁部份之另一侧系连接该凸缘,该侧壁部份系倾斜于该顶部,该凸缘系倾斜于该侧壁部份,并且该加劲构件还具有至少一开口配置在该加劲构件之该顶部上。21.如申请专利范围第20项所述之加劲构件,具有复数个开口,其系以矩阵排列的方式配置在该加劲构件之该顶部。22.如申请专利范围第20项所述之加劲构件,其中该凸缘的延伸方向系平行于该顶部。23.如申请专利范围第20项所述之加劲构件,其材质系为铜。图式简单说明:第1A图绘示习知迷你球格阵列封装在切割之前的上视示意图。第1B图绘示习知迷你球格阵列封装在切割之后的剖面示意图。第2图至第8图绘示依照本发明第一较佳实施例之一种迷你球格阵列封装制程之剖面放大示意图。第3A图绘示第3图中加劲构件的上视示意图。第9图绘示依照本发明第一较佳实施例之另一种迷你球格阵列封装制程之剖面放大示意图。第10图及第11图绘示依照本发明第二较佳实施例之一种迷你球格阵列封装制程之剖面放大示意图。 |
