| 主权项 |
1.一种多晶片模组封装件,系包括:主基板,系具有一第一表面与一相对之第二表面;至少一封装单元,系接置且电性连接至该主基板之第一表面,其系包括一第一基板、电性连接至该第一基板的第一晶片、以及形成于该第一基板上且包覆该第一晶片的第一封装胶体,其中,该第一封装胶体之表面上系开设有多数个凹设部;至少一第二晶片,系接置且电性连接至该主基板之第一表面;以及主封装胶体,系形成于该主基板上且包覆该封装单元与第二晶片,且该主封装胶体系填充满该封装单元的多数个凹设部。2.如申请专利范围第1项之多晶片模组封装件,其中,该封装件复包括植接于该主基板之第二表面上的多数焊球。3.如申请专利范围第1项之多晶片模组封装件,其中,该凹设部系为凹槽(Groove)。4.如申请专利范围第1项之多晶片模组封装件,其中,该凹设部系为孔洞(Hole)。5.如申请专利范围第1项之多晶片模组封装件,其中,该封装单元系以表面黏着技术(SMT)将多数导电凸块电性连接至该主基板。6.如申请专利范围第1项之多晶片模组封装件,其中,该封装单元之第一晶片系以焊线(Wire Bonding)方式电性连接至该第一基板。7.如申请专利范围第1项之多晶片模组封装件,其中,该封装单元之第一晶片系以覆晶(Flip Chip)方式电性连接至该第一基板。8.如申请专利范围第1项之多晶片模组封装件,其中,该第二晶片系以焊线(Wire Bonding)方式电性连接至该主基板。9.如申请专利范围第1项之多晶片模组封装件,其中,该第二晶片系以覆晶(Flip Chip)方式电性连接至该主基板。10.如申请专利范围第1项之多晶片模组封装件,其中,该封装单元系为已经过测试之封装件。11.如申请专利范围第1项之多晶片模组封装件,其中,该主封装胶体与该第一封装胶体系为相同之胶体材料。12.如申请专利范围第1项之多晶片模组封装件,其中,该主封装胶体与该第一封装胶体系为不同之胶体材料。13一种多晶片模组封装件,系包括:主基板,系具有一第一表面与一相对之第二表面;多数个封装单元,系均接置且电性连接至该主基板之第一表面,且每一封装单元系均包括一第一基板、电性连接至该第一基板的第一晶片、以及形成于该第一基板上且包覆该第一晶片的第一封装胶体,其中,该第一封装胶体之表面上系开设有多数个凹设部;以及主封装胶体,系形成于该主基板上且包覆该多数个封装单元,且该主封装胶体系填充满该封装单元的多数个凹设部。14.如申请专利范围第13项之多晶片模组封装件,其中,该封装件复包括植接于该主基板之第二表面上的多数焊球。15.如申请专利范围第13项之多晶片模组封装件,其中,该凹设部系为凹槽(Groove)。16.如申请专利范围第13项之多晶片模组封装件,其中,该凹设部系为孔洞(Hole)。17.如申请专利范围第13项之多晶片模组封装件,其中,该封装单元系以表面黏着技术(SMT)将多数导电凸块电性连接至该主基板。18.如申请专利范围第13项之多晶片模组封装件,其中,该封装单元之第一晶片系以焊线(Wire Bonding)方式电性连接至该第一基板。19.如申请专利范围第13项之多晶片模组封装件,其中,该封装单元之第一晶片系以覆晶(Flip Chip)方式电性连接至该第一基板。20.如申请专利范围第13项之多晶片模组封装件,其中,该封装单元系为已经过测试之封装件。21.如申请专利范围第13项之多晶片模组封装件,其中,该主封装胶体与该第一封装胶体系为相同之胶体材料。22.如申请专利范围第13项之多晶片模组封装件,其中,该主封装胶体与该第一封装胶体系为不同之胶体材料。23.一种多晶片模组封装件之制法,其步骤系包括:制备至少一封装单元,其系包括一第一基板、电性连接至该第一基板的第一晶片、以及形成于该第一基板上且包覆该第一晶片的第一封装胶体,其中,该第一封装胶体之表面上系开设有多数个凹设部;制备一主基板,系具有一第一表面与一相对之第二表面,并将该至少一封装单元接置且电性连接至该主基板之第一表面上;将至少一第二晶片接置且电性连接至该主基板之第一表面上;以及于该主基板上形成一主封装胶体,以包覆该封装单元与第二晶片,且该主封装胶体系填充满该封装单元的多数个凹设部。24.如申请专利范围第23项之多晶片模组封装件之制法,其中,该制法复包括于该主基板之第二表面上植接多数焊球。25.如申请专利范围第23项之多晶片模组封装件之制法,其中,该凹设部系为凹槽(Groove)。26.如申请专利范围第23项之多晶片模组封装件之制法,其中,该凹设部系为孔洞(Hole)。27.如申请专利范围第23项之多晶片模组封装件之制法,其中,该封装单元系以表面黏着技术(SMT)将多数导电凸块电性连接至该主基板。28.如申请专利范围第23项之多晶片模组封装件之制法,其中,该封装单元之第一晶片系以焊线(WireBonding)方式电性连接至该第一基板。29.如申请专利范围第23项之多晶片模组封装件之制法,其中,该封装单元之第一晶片系以覆晶(FlipChip)方式电性连接至该第一基板。30.如申请专利范围第23项之多晶片模组封装件之制法,其中,该第二晶片系以焊线(Wire Bonding)方式电性连接至该主基板。31.如申请专利范围第23项之多晶片模组封装件之制法,其中,该第二晶片系以覆晶(Flip Chip)方式电性连接至该主基板。32.如申请专利范围第23项之多晶片模组封装件之制法,其中,该封装单元系为已经过测试之封装件。33.如申请专利范围第23项之多晶片模组封装件之制法,其中,该主封装胶体与该第一封装胶体系为相同之胶体材料。34.如申请专利范围第23项之多晶片模组封装件之制法,其中,该主封装胶体与该第一封装胶体系为不同之胶体材料。35一种多晶片模组封装件之制法,其步骤系包括:制备多数个封装单元,且每一封装单元系均包括一第一基板、电性连接至该第一基板的第一晶片、以及形成于该第一基板上且包覆该第一晶片的第一封装胶体,其中,该第一封装胶体之表面上系开设有多数个凹设部;制备一主基板,系具有一第一表面与一相对之第二表面,并将该多数个封装单元接置且电性连接至该主基板之第一表面上;以及于该主基板上形成一主封装胶体,以包覆该多数个封装单元,且该主封装胶体系填充满该封装单元的多数个凹设部。36.如申请专利范围第35项之多晶片模组封装件之制法,其中,该制法复包括于该主基板之第二表面上植接多数焊球。37.如申请专利范围第35项之多晶片模组封装件之制法,其中,该凹设部系为凹槽(Groove)。38.如申请专利范围第35项之多晶片模组封装件之制法,其中,该凹设部系为孔洞(Hole)。39.如申请专利范围第35项之多晶片模组封装件之制法,其中,该封装单元系以表面黏着技术(SMT)将多数导电凸块电性连接至该主基板。40.如申请专利范围第35项之多晶片模组封装件之制法,其中,该封装单元之第一晶片系以焊线(WireBonding)方式电性连接至该第一基板。41.如申请专利范围第35项之多晶片模组封装件之制法,其中,该封装单元之第一晶片系以覆晶(FlipChip)方式电性连接至该第一基板。42.如申请专利范围第35项之多晶片模组封装件之制法,其中,该封装单元系为已经过测试之封装件。43.如申请专利范围第35项之多晶片模组封装件之制法,其中,该主封装胶体与该第一封装胶体系为相同之胶体材料。44.如申请专利范围第35项之多晶片模组封装件之制法,其中,该主封装胶体与该第一封装胶体系为不同之胶体材料。图式简单说明:第1图系为本发明之多晶片模组封装件的较佳实施例剖视图;第2A至2E图系为第1图所示之封装单元的制法流程图;第3A至3E图系为第1图所示之多晶片模组封装件的制法流程图;第4图系为本发明之多晶片模组封装件的第二实施例剖视图;第5图系为本发明之多晶片模组封装件的第三实施例剖视图;第6图系为本发明之多晶片模组封装件的第四实施例剖视图;第7图系为习知多晶片模组封装件之剖视图;第8A至8C图系中国台湾专利公告第466719号专利所揭示之多晶片模组封装件的各实施例剖视图;以及第9图系中国台湾专利公告第466719号专利所揭示之多晶片模组封装件的胶体脱层示意图。 |
