| 主权项 |
1.一种半导体装置,其特征为:具备:第一电路,在依照输入之时钟信号之第一转移而产生之第一控制信号和依照在该时钟信号之该第一转移的后续之周期之第二转移而产生之第二控制信号之其中之一被启动之情况下,该第一电路在预定之既定之期间被启动;第二电路,在依照该时钟信号之第一转移而产生之第三控制信号被启动之情况下,该第二电路在预定之既定之期间被启动,接受该第一电路之输出结果后动作;及第三电路,在依照该时钟信号之第二转移而产生之第四控制信芣被启动之情况下,该第三电路在预定之既定之期间被启动,接受该第一电路之输出结果后动作;按照自该时钟信号之第一转移而产生之该控制信号依次被启动之该第一电路和该第二电路之一连串之动作构成第一动作周期;按照自该时钟信号之第二转移而产生之该控制信号依次被启动之该第一电路和该第三电路之一连串之动作构成第二动作周期;更具备:一第一控制电路,控制成使得该第一动作周期和该第二动作周期交互进行;及一第二控制电路,与在该第一动作周期之该第二电路之启动和在该第二动作周期之该第一电路之启动相关连地控制该控制信号之时序,使得在该第一动作周期之该第二电路之部分动作和在该第二动作周期之该第一电路之部分动作在时间上重叠。2.一种半导体装置,其特征为:具备:第一电路,在依照输入之时钟信号之第一转移而产生之第一控制信号和依照在该时钟信号之该第一转移之后续之周期之第二转移而产生之第二控制信号之其中之一被启动之情况下,该第一电路在预定之既定之期间被启动;第二电路,在依照该时钟信号之第一转移而产生之第三控制信号和依照该时钟信号之该第二转移而产生之第四控制信号之其中之一被启动之情况下,该第二电路在预定之既定之期间被启动,接受该第一电路之输出结果后动作;第三电路,在依照该时钟信号之第一转移而产生之第五控制信号被启动之情况下,该第三电路在预定之既定之期间被启动,接受该第二电路之输出结果后动作;及第四电路,在依照该时钟信号之第二转移而产生之第六控制信号被启动之情况下,该第四电路在预定之既定之期间被启动;按照自该时钟信号之第一转移而产生之该控制信号依次被启动之该第一电路、该第二电路以及该第三电路之一连串之动作构成第一动作周期;按照自该时钟信号之第二转移而产生之该控制信号依次被启动之该第一电路、该第二电路以及该第四电路之一连串之动作构成第二动作周期;更具备:一第一控制电路,控制成使得该第一动作周期和该第二动作周期交互进行;及一第二控制电路,控制该第三控制信号及该第二控制信号之时序,使得在该第一动作周期之该第三电路和在该第二动作周期之该第一电路平行的动作。3.如申请专利范围第2项之半导体装置,其中,该第四控制信号和该第六控制信号系依照该时钟信号之该第一转移而产生者。4.一种半导体记忆装置,其特征为:具备:记忆体单元阵列,具有多个记忆体单元;位址暂存器,依据所输入之时钟信号闩锁所输入之位址信号,而且在依照该时钟信号之第一转移而产生之第一控制信号和依照在该时钟信号之该第一转移之后续之周期之第二转移而产生之第二控制信号之其中之一被启动之情况下,在预定之既定之期间被启动后,输出该所闩锁之位址信号;及解码器,输入自该位址暂存器输出之位址信号;一第一电路,依照该时钟信号之第一转移而产生读出启动用之第三控制信号,依照在该时钟信号之该第一转移之后续之周期之第二转移而产生之写入启动用之第四控制信号;一第二电路,在依照该时钟信号之第一转移而产生之该第三控制信号和该第四控制信号之其中之一被启动之情况下,在预定之既定之期间被启动,令该解码器所选择之字线被启动,而选择字线;感测放大器,在依照该时钟信号之第一转移而产生之第五控制信号被启动之情况下,在预定之既定之期间被启动,将在所选择之单元之位元线所读出之资料放大后,作为读出资料输出;及写入用放大器,在依照该时钟信号之第二转移而产生之第六控制信号被启动之情况下,在预定之既定之期间被启动,向所选择之单元写入;依据自输入之时钟信号之第一转移而产生之该控制信号依次被启动之该解码器之位址之解码动作和使该解码器所选择之字线被启动之字线选择动作以及该感测放大器之感测动作构成读出周期;依据自该时钟信号之第二转移而产生之该控制信号依次被启动之该解码器之位址之解码动作和使该解码器所选择之字线被启动之第二电路之字线之选择动作以及该写入用放大器之写入动作构成写入周期;更具备:一第一控制电路,在控制上使得交互进行该读出周期和该写入周期;及一第二控制电路,控制时序,令在该读出周期之该感测放大器之感测动作和在该读出周期之下一周期之该写入周期之该解码器之位址之解码动作平行的动作。5.一种半导体记忆装置,其特征为:具备:位址用时钟产生电路,依照输入之时钟信号之第一转移,按照输入之读出命令产生读出用时钟(RC),依照在该时钟信号之该第一转移之后续之周期之第二转移,按照输入之写入命令产生写入用时钟(WC);位址暂存器,依据该时钟信号闩锁所输入之位址信号,输入自该位址用时钟产生电路输出之该读出用时钟(RC)和该写入用时钟(WC)后,在该读出用时钟(RC)和该写入用时钟(WC)之其中之一被启动之情况下,输出所闩锁之位址信号;读出用脉冲产生电路,依照该时钟信号之该第一转移而产生读出用脉冲信号(RPB);写入用脉冲产生电路,依照该时钟信号之该第二转移而产生写入用脉冲信号(WPB);记忆体单元阵列,具有多个记忆体单元;解码器,接受自该位址暂存器输出之位址信号后一解码;一第一电路,输入来自该读出用脉冲产生电路之读出用脉冲信号(RPB)后,依照该读出用脉冲信号(RPB)产生读出用单发脉冲信号(ROS);一第二电路,输入来自该写入用脉冲产生电路之写入用脉冲信号(WPB)后,依照该写入用脉冲信号(WPB)产生写入用单发脉冲信号(WOS);一第三电路,输入该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS),在该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS)之其中之一被启动之情况下,在预定之既定之期间被启动,接受该解码器之输出结果后,使所选择之字线被启动;一第四电路,依照该时钟信号之该第一转移,按照输入之读出命令使感测启动信号(SE)被启动;感测放大器,在该感测启动信号(SE)被启动之情况下,在预定之既定之期间被启动,将在和所选择之单元连接之位元线所读出之资料放大后,作为读出资料输出;一第五电路,依照该时钟信号之该第二转移,按照输入之写入命令输出写入用放大器(WA)启动信号;及写入用放大器,在该写入用放大器(WA)启动信号指示启动之情况下,在预定之既定之期间被启动,向所选择之单元写入;依据自该时钟信号之第一转移而产生之该读出用时钟及脉冲信号依次被启动之该解码器之位址之解码动作卡使该所选择之字线被启动之第三电路之字线选择动作以及该感测放大器之感测动作构成读出周期;依据自该时钟信号之第二转移而产生之该写入用时钟及脉冲信号依次被启动之该解码器之位址之解码动作和使该所选择之字线被启动之第三电路之字线之选择动作以及该写入用放大器之写入动作构成写入周期;更具备:一第一控制电路,在控制上使得交互进行该读出周期和该写入周期;及一第二控制电路,控制时序,令在该读出周期之该感测放大器之感测动作和在该读出周期之下一周期之该写入周期之该解码器之位址之解码动作平行的动作。6.一种半导体记忆装置,其特征为:具备:位址用时钟产生电路,依照输入之时钟信号之第一转移,按照输入之读出命令产生读出用时钟(RC),依照在该时钟信号之该第一转移之后续之周期之第二转移,按照输入之写入命令产生写入用时钟(WC);位址暂存器,依据该时钟信号闩锁所输入之位址信号,输入自该位址用时钟产生电路输出之该读出用时钟(RC)和该写入用时钟(WC)后,在该读出用时钟(RC)和该写入用时钟(WC)之其中之一被启动之情况下,输出所闩锁之位址信号;读出用脉冲产生电路,依照该时钟信号之该第一转移而产生读出用脉冲信号(RPB);写入用脉冲产生电路,依照该时钟信号之该第二转移而产生写入用脉冲信号(WPB);记忆体单元阵列,具有多个记忆体单元;解码器,接受自该位址暂存器输出之位址信号后解码;一第一电路,输入来自该读出用脉冲产生电路之读出用脉冲信号(RPB)后,依照该读出用脉冲信号(RPB)产生读出用单发脉冲信号(ROS);一第二电路,输入来自该写入用脉冲产生电路之写入用脉冲信号(WPB)后,依照该写入用脉冲信号(WPB)产生写入用单发脉冲信号(WOS);一第三电路,输入该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS),在该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS)之其中之一被启动之情况下,在预定之既定之期间被启动,接受该解码器之输出结果后,使所选择之字线被启动;一第四电路,依照该时钟信号之该第一转移,按照输入之读出命令使感测启动信号(SE)被启动;感测放大器,在该感测启动信号(SE)被启动之情况下,在预定之既定之期间被启动,将在和所选择之单元之位元线所读出之资料放大后,作为读出资料输出;一第五电路,依照该时钟信号之该第二转移,按照输入之写入命令输出写入用放大器(WA)启动信号;写入用放大器,在该写入用放大器(WA)启动信号指示启动之情况下,在预定之既定之期间被启动,向所选择之单元写入;及预充电电路,进行在记忆体单元阵列之位元线之预充电;依据自该时钟信号之第一转移而产生之该读出用时钟及脉冲信号依次被启动之该解码器之位址之解码动作和使该所选择之字线被启动之第三电路之字线选择动作以及该感测放大器之感测动作构成读出周期;依据自该时钟信号之第二转移而产生之该写入用时钟及脉冲信号依次被启动之该解码器之位址之解码动作、使该所选择之字线被启动之第三电路之字线之选择动作、该写入用放大器之写入动作以及该预充电电路之预充电动作构成写入周期,重叠的进行该字线之选择动作和该写入动作;更具备:一第一控制电路,在控制上使得交互进行该读出周期和该写入周期;及一第二控制电路,控制时序,令在该读出周期之该感测放大器之感测动作和在该读出周期之下一周期之该写入周期之该解码器之位址之解码动作平行的动作,令在该写入周期之该预充电电路对位元线之预充电动作和在该写入周期之下一周期之该读出周期之该解码器之位址之解码动作平行的动作。7.如申请专利范围第5项之半导体记忆装置,其中,当系在该读出周期之字线之选择期间和自该位址暂存器向该位址解码器输出之位址信号变化之时序之偏差之时间之和之第一时间比系在该写入周期之字线之选择期间和该预充电期间之和之第二时间大时,令用以产生该写入用时钟(WC)和该写入用单发脉冲信号(WOS)之写入用脉冲信号(WPB)再延迟(该第一时间-该第二时间)/2。8.如申请专利范围第5项之半导体记忆装置,其中,当系在该读出周期之字线之选择期间和自该位址暂存器向该位址解码器输出之位址信号变化之时序之偏差之时间之和之第一时间比系在该写入周期之字线之选择期间和预充电期间之和之第二时间小时,令用以产生该读出用时钟(RC)和该读出用单发脉冲信号(ROS)之读出用脉冲信号(RPB)再延迟(该第二时间-该第一时间)/2。9.如申请专利范围第5项之半导体记忆装置,其中,具备:一种装置,替代将该时钟信号之该第二转移作为在该第一转移之后续之周期之时钟信号之转移,在该时钟信号之一个脉冲之上升缘和下降缘取样由读出命令和写入命令构成之命令及位址信号,使用该时钟信号之上升缘产生在该单元阵列区块之解码、该感测放大器之启动以及该写入用放大器之启动。10.如申请专利范围第5项之半导体记忆装置,其中:该写入用放大器之输入端子经由写入用滙流排和输入用暂存器之输出端子连接;该输入用暂存器和输入之时钟信号同步的闩锁供给资料输入端子之资料后向该写入用滙流排输出;该写入用放大器之输出端子和写入用资料线连接;该位元线经由写入用之Y开关和该写入用资料线连接;位址信号由选择该记忆体单元阵列之列之X位址、选择行之Y位址以及选择区块之区块选择位址构成;接受该区块选择位址之解码结果后令该写入用放大器被启动,该写入用放大器向该写入用资料线输出写入资料;接着选择该Y开关,向变成导通之该写入用之Y开关连接之位元线传送写入资料;然后,选择字线后,向所选择之单元写入资料。11.如申请专利范围第4项之半导体记忆装置,其中,分别设置写入用资料之输入用埠和读出用资料之输出用埠。12.如申请专利范围第6项之半导体记忆装置,其中:该读出周期还包含在该感测放大器之感测动作后进行之该预充电电路之预充电动作;该控制时序之电路控制时序,令在该读出周期之预充电动作和在该读出周期之下一该写入周期之该写入用放大器之写入动作平行的动作。13.一种半导体装置,其特征为:具备:第一电路,按照依照输入之时钟信号之第一转移而产生之第一控制信号被启动后,进行第一期间(A)之第一动作;及第二电路,按照依照在输入之该时钟信号之该转移之后续之第二转移而产生之第二控制信号被启动后,进行第二期间(B)之第二动作;在交互进行该第一动作和该第二动作之周期之半导体装置,包含一种装置,在A>B之情况下,将该时钟信号之周期设为(A+B)/2,对自该时钟信号之该第二转移至该第二电路之动作开始为止之延迟再附加时间(A-B)/2之延迟。14.一种半导体装置,其特征为:具备:第一电路,按照依照输入之时钟信号之第一转移而产生之第一控制信号被启动后,进行第一期间(A)之第一动作;及第二电路,按照依照在输入之该时钟信号之该转移之后续之第二转移而产生之第二控制信号被启动后,进行第二期间(B)之第二动作;在交互进行该第一动作和该第二动作之周期之半导体装置,包含一种装置,在B>A之情况下,将该时钟信号之周期设为(A+B)/2,对自该时钟信号之该第一转移至该第一电路之动作开始为止之延迟再附加时间(B-A)/2之延迟。15.一种半导体记忆装置之控制方法,该半导体记忆装置具有:记忆体单元阵列,具有多个记忆体单元;位址暂存器,依据所输入之时钟信号闩锁所输入之位址信号,而且在依照该时钟信号之第一转移而产生之第一控制信号和依照在该时钟信号之该第一转移之后续之周期之第二转移而产生之第二控制信号之其中之一被启动之情况下,在预定之既定之期间被启动,输出该所闩锁之位址信号;及解码器,输入自该位址暂存器输出之位址信号;一第一电路,依照该时钟信号之第一转移而产生读出启动用之第三控制信号,依照该时钟信号之该第二转移而产生写入启动用之第四控制信号,一第二电路,在依照该时钟信号之第一转移而产生之该第三控制信号和该第四控制信号之其中之一被启动之情况下,在预定之既定之期间被启动,令该解码3所选择之字线被启动,选择字线;感测放大器,在依照该时钟信号之第一转移而产生之第五控制信号被启动之情况下,在预定之既定之期间被启动,将在所选择之单元之位元线所读出之资料放大后,作为读出资料输出;及写入用放大器,在依照该时钟信号之第二转移而产生之第六控制信号被启动之情况下,在预定之既定之期间被启动,向所选择之单元写入;该半导体记忆装置之控制方法包含:一控制步骤,用以控制上使得交互进行一读出周期和一写入周期交互进行;该读出周期系由以下动作所构成:依据自输入之时钟信号之该第一转移而产生之该控制信号依次被启动之该解码器之解码动作、使该解码器所选择之字线被启动之字线选择动作以及该感测放大器之感测动作;该写入周期系由以下动作所构成:依据自该时钟信号之第二转移而产生之该控制信号依次被启动之该解码器之位址之解码动作、使该解码器所选择之字线被启动之字线选择动作以及该写入用放大器之写入动作;及一控制步骤,控制该控制信号之时序,令在该读出周期之该感测放大器之感测动作和在该读出周期之下一周期之该写入周期之该解码器之位址之解码动作平行的动作。16.一种半导体记忆装置之控制方法,其特征为:具有如下步骤:一步骤,利用位址用时钟产生电路,依照输入之一时钟信号之第一转移,按照输入之读出命令产生读出用时钟(RC),依照在该时钟信号之该第一转移之后续之周期之第二转移,按照输入之写入命令产生写入用时钟(WC);一步骤,在位址暂存器,依据该时钟信号闩锁所输入之位址信号,输入自该位址用时钟产生电路输出之该读出用时钟(RC)和该写入用时钟(WC)后,在该读出用时钟(RC)和该写入用时钟(WC)之其中之一被启动之情况下,输出所闩锁之位址信号;一步骤,利用读出用脉冲产生电路,依照该时钟信号之该第一转移而产生读出用脉冲信号(RPB);及一步骤,利用写入用脉冲产生电路,依照该时钟信号之该第二转移而产生写入用脉冲信号(WPB);一单元阵列区块,具备:具有多个记忆体单元之记忆体单元阵列、接受自该位址暂存器输出之位址信号后解码之解码器、控制电路、感测放大器以及写入用放大器;于该单元阵列区块具有如下步骤:一步骤,该控制电路输入来自该读出用脉冲产生电路之读出用脉冲信号(RPB)后,依照该读出用脉冲信号(RPB)产生读出用单发脉冲信号(ROS);一步骤,该控制电路输入来自该写入用脉冲产生电路之写入用脉冲信号(WPB)后,依照该写入用脉冲信号(WPB)产生写入用单发脉冲信号(WOS);一步骤,输入该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS),在该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS)之其中之一被启动之情况下,在预定之既定之期间被启动,接受该解码器之输出结果后,字线驱动器使所选择之字线被启动;一步骤,该控制电路依照该时钟信号之该第一转移,按照输入之读出命令使感测启动信号(SE)被启动;一步骤,在该感测放大器,在该感测启动信号(SE)被启动之情况下,在预定之既定之期间被启动,将在和所选择之单元连接之位元线所读出之资料放大后,作为读出资料输出;一步骤,该控制电路依照该时钟信号之该第二转移,按照输入之写入命令输出写入用放大器(WA)启动信号;及一步骤,在该写入用放大器,依照该写入用放大器(WA)启动信号,在预定之既定之期间被启动,向所选择之单元写入;另具有如下步骤:一步骤,控制上使得一读出周期和一写入周期交互进行;该读出周期系由如下动作构成:依据自该时钟信号之第一转移而产生之该读出用时钟及脉冲信号依次被启动之该解码器之位址之解码动作和使该所选择之字线被启动之电路之字线选择动作以及该感测放大器之感测动作;该写入周期系由如下动作构成;依据自该时钟信号之第二转移而产生之该写入用时钟及脉冲信号依次被启动之该解码器之位址之解码动作和使该所选择之字线被启劝之电路之字线之选择动作以及该写入用放大器之写入动作;及一步骤,控制时序,令在该读出周期之该感测放大器之感测动作和在该读出周期之下一周期之该写入周期之该解码器之位址之解码动作平行的动作。17.一种半导体记忆装置之控制方法,其特征为:具有如下步骤:一步骤,利用位址用时钟产生电路,依照输入之时钟信号之第一转移,按照输入之读出命令产生读出用时钟(RC),依照在该时钟信号之该第一转移之后续之周期之第二转移,按照输入之写入命令产生写入用时钟(WC);一步骤,在位址暂存器,依据该时钟信号闩锁所输入之位址信号,输入自该位址用时钟产生电路输出之该读出用时钟(RC)和该写入用时钟(WC)后,在该读出用时钟(RC)和该写入用时钟(WC)之其中之一被启动之情况下,输出所闩锁之位址信号;一步骤,利用读出用脉冲产生电路,依照该时钟信号之该第一转移而产生读出用脉冲信号(RPB);一步骤,利用写入用脉冲产生电路,依照该时钟信号之该第二转移而产生写入用脉冲信号(WPB);一单元阵列区块,具备:具有多个记忆体单元之记忆体单元阵列、接受自该位址暂存器输出之位址信号后解码之解码器、控制电路、感测放大器以及写入用放大器;于该单元阵列区块具有如下步骤:一步骤,输入来自该读出用脉冲产生电路之读出用脉冲信号(RPB)后,依照该读出用脉冲信号(RPB)产生读出用单发脉冲信号(ROS);一步骤,输入来自该写入用脉冲产生电路之写入用脉冲信号(WPB)后,依照该写入用脉冲信号(WPB)产生写入用单发脉冲信号(WOS);一步骤,输入该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS),在该读出用单发脉冲信号(ROS)和该写入用单发脉冲信号(WOS)之其中之一被启动之情况下,在预定之既定之期间被启动,接受该解码器之输出结果后,字线驱动器使所选择之字线被启动;一步骤,该控制电路依照该时钟信号之该第一转移,按照输入之读出命令使感测启动信号(SE)被启动;一步骤,在该感测放大器,在该感测启动信号(SE)被启动之情况下,在预定之既定之期间被启动,将在和所选择之单元之位元线所读出之资料放大后,作为读出资料输出;一步骤,依照该时钟信号之该第二转移,按照输入之写入命令输出写入用放大器(WA)启动信号;及一步骤,在该写入用放大器,在该写入用放大器(WA)启动信号指示启动之情况下,在预定之既定之期间被启动,向所选择之单元写入;另具有如下步骤:一步骤,控制上使得一读出周期和一写入周期交互进行;该读出周期系由如下动作构成:依据自该时钟信号之第一转移而产生之该读出用时钟及脉冲信号依次被启动之该解码器之位址之解码动作和使该所选择之字线被启动之电路之字线选择动作以及该感测放大器之感测动作;该写入周期系由如下动作构成:依据自该时钟信号之第二转移而产生之该写入用时钟及脉冲信号依次被启动之该解码器之位址之解码动作、使该所选择之字线被启动之电路之字线之选择动作、该写入用放大器之写入动作以及该预充电电路之预充电动作;重叠的进行该字线之选择动作和该写入动作;一步骤,控制时序,令在该读出周期之该感测放大器之感测动作和在该读出周期之下一周期之该写入周期之该解码器之位址之解码动作平行的动作;及一步骤,令在该写入周期之该预充电电路对位元线之预充电动作和在该写入周期之下一周期之该读出周期之该解码器之位址之解码动作平行的动作。18.如申请专利范围第15项之半导体记忆装置之控制方法,其中:该读出周期还包含在该感测放大器之感测动作后进行之预充电电路之预充电动作;控制时序,令在该读出周期之预充电动作和在该读出周期之下一该写入周期之该写入用放大器之写入动作一平行的动作。19.如申请专利范围第16项之半导体记忆装置之控制方法,其中,包含如下步骤:在该读出周期之字线之选择期间和自该位址暂存器向该位址解码器输出之位址信号变化之时序之偏差之时间之和的第一时间,比该写入周期之字线之选择期间和该预充电期间之和的第二时间为大之情况下,令用以产生该写入用时钟(WC)和该写入用单发脉冲信号(WOS)之写入用脉冲信号(WPB)延迟[(该第一时间)-(该第二时间)]/2。20.如申请专利范围第16项之半导体记忆装置之控制方法,其中,包含如下步骤:于该读出周期之字线之选择期间和自该位址暂存器向该位址解码器输出之位址信号变化之时序之偏差之时间之和之第一时间,比该写入周期之字线之选择期间和预充电期间之和之第二时间小之情况下,令用以产生该读出用时钟(RC)和该读出用单发脉冲信号(ROS)之读出用脉冲信号(RPB)延迟[(该第二时间)-(该第一时间)]/2。21.如申请专利范围第15项之半导体记忆装置之控制方法,其中:替代以该时钟信号之该第二转移作为在该第一转移之后续之周期之时钟信号之转移,而包含;在该时钟信号之一脉冲之上升缘和下降缘,对于由读出命令和写入命令构成之命令及位址信号施以取样的步骤;及使用该时钟信号之上升缘,产生用以控制在该单元阵列区块之解码、该感测放大器之启动以及该写入用放大器之启动之信号的步骤。22.如申请专利范围第16项之半导体记忆装置之控制方法,其中:该写入用放大器之输入端子经由写入用滙流排和输入用暂存器之输出端子连接,该写入用放大器之输出端子和写入用资料线连接;该位元线经由写入用之Y开关和该写入用资料线连接;位址信号由选择该记忆体单元阵列之列之X位址、选择行之Y位址以及选择区块之区块选择位址构成;该半导体记忆装置之控制方法包含:该输入用暂存器和输入之时钟信号同步的闩锁供给资料输入端子之资料后,向该写入用滙流排输出的步骤;接受该区块选择位址之解码结果而令该写入用放大器被启动,该写入用放大器向该写入用资料线输出写入资料的步骤;选择该Y开关,向变成导通之该写入用之Y开关连接之位元线传送写入资料的步骤;及选择字线,并向所选择之单元写入资料的步骤。23.如申请专利范围第15项之半导体记忆装置之控制方法,其中,分别设置写入用资料之输入用埠和读出用资料之输出用埠。24.一种半导体装置之控制方法,该半导体装置具备:第一电路,按照依照输入之时钟信号之第一转移而产生之第一控制信号被启动后,进行第一期间(A)之第一动作;及第二电路,按照依照在输入之该时钟信号之该转移之后续之第二转移而产生之第二控制信号被启动后,进行第二期间(B)之第二动作;该半导体记忆装置之控制方法系使该第一动作和该第二动作之周期交互进行,其特征为:在A>B之情况下,将该时钟信号之周期设为(A+B)/2;包含如下步骤:对自该时钟信号之该第二转移至该第二电路之动作开始为止之延迟再附加时间(A-B)/2之延迟。25.一种半导体装置之控制方法,该半导体装置具备:第一电路,按照依输入之时钟信号之第一转移而产生之第一控制信号被启动,而进行第一期间(A)之第一动作;及第二电路,按照依输入之该时钟信号之该转移的一后续之第二转移而产生之第二控制信号被启动,而进行第二期间(B)之第二动作;该半导体记忆装置之控制方法系使该第一动作和该第二动作之周期交互进行,其特征为:在B>A之情况下,将该时钟信号之周期设为(A+B)/2;包含如下步骤:对自该时钟信号之该第一转移至该第一电路之动作开始为止之延迟再附加时间(B-A)/2之延迟。26.如申请专利范围第6项之半导体记忆装置,其中,当该读出周期之字线之选择期间和自该位址暂存器向该位址解码器输出之位址信号变化之时序之偏差之时间之和之第一时间,比该写入周期之字线之选择期间和该预充电期间之和之第二时间为大时,令用以产生该写入用时钟(WC)和该写入用单发脉冲信号(WOS)之写入用脉冲信号(WPB)延迟[(该第一时间)-(该第二时间)]/2。27.如申请专利范围第6项之半导体记忆装置,其中,当该读出周期之字线之选择期间和自该位址暂存器向该位址解码器输出之位址信号变化之时序之偏差之时间之和之第一时间,比该写入周期之字线之选择期间和预充电期间之和之第二时间为小时,令用以产生该读出用时钟(RC)和该读出用单发脉冲信号(ROS)之读出用脉冲信号(RPB)延迟[(该第二时间)-(该第一时间)]/2。28.如申请专利范围第6项之半导体记忆装置,其中,具备:一种装置,替代将该时钟信号之该第二转移作为在该第一转移之后续之周期之时钟信号之转移,而在该时钟信号之一个脉冲之上升缘和下降缘取样由读出命令和写入命令构成之命令及位址信号,使用该时钟信号之上升缘产生控制在该单元阵列区块之解码、该感测放大器之启动以及该写入用放大器之启动之信号。29.如申请专利范围第6项之半导体记忆装置,其中:该写入用放大器之输入端子经由写入用滙流排和输入用暂存器之输出端子连接;该输入用暂存器和输入之时钟信号同步的闩锁供给资料输入端子之资料后向该写入用滙流排输出;该写入用放大器之输出端子系连接于写入用资料线;该位元线系经由写入用之Y开关而连接于该写入用资料线;位址信号系由施行该记忆体单元阵列之列选择之X位址、施行行选择之Y位址以及施行区块的选择之区块选择位址所构成;接受该区块选择位址之解码结果而令该写入用放大器启动,该写入用放大器向该写入用资料线输出写入资料;接着选择该Y开关,向连接在变成导通之该写入用之Y开关的位元线传送写入资料;然后,选择字线,而向所选择之单元写入资料。图式简单说明:图1系用以说明本发明之一实施例之动作原理之图。图2系表示本发明之一实施例之半导体记忆装置之构造例之图。图3(A)系表示图1所示脉冲产生电路之构造例之图,(B)系在模式上表示在读出写入交互动作之脉冲波形之图,(C)系在模式上表示读出周期连续时之脉冲波形之图。图4系表示用以迟缓的应付读出周期连续时之脉冲波形之构造图。图5系用以说明在本发明之一实施例之单元阵列区块内部之基本脉冲产生之图,(A)、(B)系时序图,(C)系说明字线之选择电路之图。图6系用以说明在本发明之一实施例之时序动作之时序图。图7(A)系表示在本发明之一实施例令tp1、tp2延迟之电路之图,(B)系用以说明时序动作之时序图。图8系用以说明在本发明之一实施例之单元阵列区块内部之读出动作之时序波形图。图9系表示本发明之一实施例之单元阵列区块内部之位元线系之电路图。图10系用以说明在本发明之一实施例之单元阵列区块内部之写入动作之时序图。图11系用以说明在本发明之一实施例之缩短写入动作之手法之时序图。图12系在本发明之比较例上用以说明管路式架构之动作之时序图。图13系表示本发明之产生控制读出、写入启动之信号之电路图。图14系在比较例上表示管路式之产生控制读出、写入启动之信号之电路图。图15系用以说明本发明之别的实施例之动作之时序图。图16(A)系表示本发明之别的实施例之图,(B)、(C)系表示时钟波形图。图17系表示实现读出/写入交互动作之内部控制脉冲信号之电路图。 |
