| 发明名称 |
Cache memory to support a processor's power mode of operation |
| 摘要 |
A system, method, and apparatus for a cache memory to support a low power mode of operation.
|
| 申请公布号 |
US2005193176(A1) |
申请公布日期 |
2005.09.01 |
| 申请号 |
US20050124309 |
申请日期 |
2005.05.06 |
| 申请人 |
EDIRISOORIYA SAMANTHA J.;JAMIL SUJAT;MINER DAVID E.;O'BLENESS R. F.;TU STEVEN J. |
发明人 |
EDIRISOORIYA SAMANTHA J.;JAMIL SUJAT;MINER DAVID E.;O'BLENESS R. F.;TU STEVEN J. |
| 分类号 |
G06F12/08;G06F12/12;(IPC1-7):G06F12/00 |
主分类号 |
G06F12/08 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
