一种SOC架构下的处理器核动态变频装置和方法

摘要

本发明公开了一种SOC架构下的处理器核动态变频装置和方法，该变频装置包括处理器核和为处理器核提供时钟信号的主锁相环和辅助锁相环，用于存储变频系数的变频寄存器与主锁相环连接，时钟切换电路切换主锁相环和辅助锁相环输出的时钟信号，并将主锁相环和辅助锁相环输出的时钟信号中的一个提供给处理器核。时钟切换电路包括一变频标记输入端，该输入端接收变频标记信号。采用本发明的变频装置和方法可以实现处理器核的动态变频，根据变频寄存器中不同的变频系数，该变频装置可以为处理器核提供多种频率的时钟总线，并且实现动态切换，以供系统在不同的负载下使用，达到系统合理利用功耗、节省电能的目的。

主权项

1、一种SOC架构下的处理器核动态变频装置，包括处理器核和一个为处理器核提供时钟信号的主锁相环，其特征在于，还包括：一个辅助锁相环，用于向处理器核提供时钟信号；一个时钟切换电路，该电路切换主锁相环和辅助锁相环输出的时钟信号，并将主锁相环和辅助锁相环输出的时钟信号中的一个提供给处理器核；一个与主锁相环连接的变频寄存器，用于存储变频系数。其中，所述时钟切换电路包括一变频标记输入端，该输入端接收变频标记信号，该变频标记信号控制时钟切换电路对主锁相环和辅助锁相环输出的时钟信号进行切换。