FIFO寄存器和包括FIFO寄存器的数字信号处理器

摘要

根据本发明的一种FIFO寄存器(10)包括寄存器单元的序列(10.1...，10.m)，其中寄存器单元包括数据部分(40)和状态部分(30)。在输入部分(20)提供的数据(Din)通过寄存器单元中的数据部分(40)，移位到输出(50)。每个单元的状态部分(30)指示那个单元中的数据部分(40)是否包括有效数据。一个单元的状态部分包括控制部件(37)，控制部件(37)连接到状态输入(32)、状态输出(33)和时钟输入(31)，并且产生输出时钟信号(Cli)，该输出时钟信号控制充电控制元件(35、36)和数据部分(40)，充电控制元件(35、36)连接到状态输入和状态输出。状态部分(30)的状态输出(33)和其后面的状态部分(30′)的状态输入(32′)共享一个通用电容节点(38)。

主权项

1、一种FIFO寄存器，包括寄存器单元的序列，寄存器单元包括数据部分和状态部分，其中在输入部分提供的数据通过寄存器单元中的数据部分移位到输出端，每个单元的状态部分指示那个单元中的数据部分是否包括有效数据，其中所述单元的状态部分包括：-时钟输入，用于接收一个输入时钟信号，-状态输入，用于接收一个输入状态信号，-状态输出，用于提供一个输出状态信号，-时钟输出，用于提供一个输出时钟信号，-第一克电控制元件，连接到状态输入，-第二充电控制元件，连接到状态输出，-控制部件，连接到状态输入、状态输出和时钟输入，用于产生输出时钟信号，该输出时钟信号控制充电控制元件和数据部分，其中状态部分的状态输出和其后面的状态部分的状态输入共享一个节点，用于动态存储。