发明名称 具有沟槽电容器之半导体装置及制造该装置之方法
摘要 本发明系揭示一种半导体装置,该半导体装置具有一半导体基板、一具有一较窄部分与一主要部分的沟槽,该较窄部分的一直径系在同轴方向上小于该沟槽在该主要部分的一直径,一提供于该半导体基板中以包围包含该较窄部分在内的该沟槽之第一电容器电极,一沿着该第一电容器电极之一表面所提供的电容器绝缘膜,一提供于该沟槽内部之第二电容器电极。
申请公布号 TWI238523 申请公布日期 2005.08.21
申请号 TW092137473 申请日期 2003.12.30
申请人 东芝股份有限公司 发明人 竹中 圭一;酒井 伊都子;成田 雅贵;大岩 德久;三田 淳夫;矢桥 胜典
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种具有一沟槽电容器之半导体装置,其包括:一半导体基板;一提供于该半导体基板上之沟槽,该沟槽具有一较窄部分与一根据一垂直于该基板之一表面的断面而具有实质上笔直侧壁之主要部分,该较窄部分的一直径系在同轴方向上小于该沟槽在该主要部分处的一直径;一提供于该半导体基板中以包围包含该较窄部分在内的该沟槽之第一电容器电极;一沿着该第一电容器电极之一表面所提供的电容器绝缘膜;以及一提供于该沟槽内部之第二电容器电极,该第二电容器电极系透过该电容器绝缘膜与该第一电容器电极相对。2.如申请专利范围第1项之半导体装置,其进一步包括:一与该第一电容器电极以及该第二电容器电极之任一者连接之第一扩散层,该第一扩散层系提供于该半导体基板上;一提供于该半导体基板上与该第一扩散层间隔一距离处之第二扩散层;以及一透过该第一扩散层与该第二扩散层之间一空间中的一绝缘膜而提供于该半导体基板上之闸极电极。3.如申请专利范围第1项之半导体装置,其中交替形成该等主要部分与该等较窄部分。4.如申请专利范围第1项之半导体装置,其中该较窄部分的该直径系小于该基板之该表面上该沟槽之一开口之一直径。5.如申请专利范围第1项之半导体装置,其中该沟槽包括一沟槽上部与一沟槽下部,以及该较窄部分系形成于该沟槽下部。6.如申请专利范围第5项之半导体装置,其中该沟槽上部系一锥形沟槽。7.一种具有沟槽电容器之半导体装置,其包括:一半导体基板;一提供于该半导体基板上之第一沟槽,该第一沟槽具有一较窄部分与一根据一垂直于该基板之一表面的断面而具有实质上笔直侧壁之主要部分,该较窄部分的一直径系在同轴方向上小于该第一沟槽在该主要部分处的一直径;一提供于该半导体基板上与该第一沟槽间隔一距离处之第二沟槽,该第二沟槽具有与该第一沟槽实质上相同的深度以及实质上相同的直径,该第二沟槽具有一较窄部分,该较窄部分具有与该第一沟槽之该较窄部分实质上相同的直径并且系提供于与该第一沟槽之该较窄部分实质上相同深度的位置中;一分别提供于该半导体基板中与该第一沟槽以及该第二沟槽之每一个相对应的一位置中,以包围包含该较窄部分在内之该第一沟槽以及该第二沟槽之每一个的第一电容器电极;一沿着该第一沟槽与该第二沟槽之每一个的该第一电容器电极之一表面而分别提供的电容器绝缘膜;以及一分别提供于该第一沟槽与该第二沟槽之每一个的内部之第二电容器电极,该第二电容器电极系透过该电容器绝缘膜而与该第一电容器电极相对。8.如申请专利范围第7项之半导体装置,其进一步包括:一与提供于该第一沟槽处之该第一电容器电极以及该第二电容器电极之任一者连接之第一扩散层,该第一扩散层系提供于该半导体基板上;一提供于该半导体基板上与该第一扩散层间隔一距离处之第二扩散层;一透过该第一扩散层与该第二扩散层之间一空间中的一绝缘膜而提供于该半导体基板上之第一闸极电极;一与提供于该第二沟槽处之该第一电容器电极以及该第二电容器电极之任一者连接之第三扩散层,该第三扩散层系提供于该半导体基板上;一提供于该半导体基板上与该第三扩散层间隔一距离处之第四扩散层;以及一透过该第三扩散层与该第四扩散层之间一空间中的一绝缘膜而提供于该半导体基板上之第二闸极电极。9.如申请专利范围第7项之半导体装置,其中交替形成该等主要部分与该等较窄部分。10.如申请专利范围第7项之半导体装置,其中该较窄部分的该直径系小于该基板之该表面上该沟槽之一开口之一直径。11.如申请专利范围第7项之半导体装置,其中该第一沟槽与该第二沟槽之每一个包括一沟槽上部与一沟槽下部,以及该较窄部分系形成于该沟槽下部。12.如申请专利范围第11项之半导体装置,其中该沟槽上部系一锥形沟槽。13.一种制造具有一沟槽电容器之半导体装置之方法,其包括:在一半导体基板之一上表面上形成一遮罩图案;以及在该半导体基板上形成一沟槽同时使用该遮罩图案作为一蚀刻遮罩,其中形成该沟槽包括藉由第一各向异性蚀刻程序形成一沟槽之一主要部分,以及藉由蚀刻条件不同于该第一各向异性蚀刻程序之第二各向异性蚀刻程序形成一较窄部分,其中该沟槽之该主要部分的一直径会在同轴方向上缩短。14.如申请专利范围第13项之方法,其中在形成该较窄部分时移除一沈积于该沟槽内部之蚀刻沈积物。15.如申请专利范围第13项之方法,其中在形成该沟槽中当该沟槽的一纵横比超过一预定値时,实行形成该较窄部分之程序。16.如申请专利范围第13项之方法,其中当在形成该沟槽中一蚀刻速率低于一预定値时,实行形成该较窄部分之程序。17.如申请专利范围第16项之方法,其中实行电浆蚀刻作为该各向异性蚀刻,以及藉由在形成该沟槽中之该电浆蚀刻期间藉由监视电浆发光强度来测量该蚀刻速率。18.如申请专利范围第16项之方法,其中在形成该沟槽之该主要部分期间根据该蚀刻遮罩的一膜厚度决定该蚀刻速率,而该膜厚度系藉由在形成该沟槽时测量从该蚀刻遮罩所反射之光的强度而获得。19.如申请专利范围第13项之方法,其中在形成该较窄部分时将具有一含氟之化学成分的气体用作该蚀刻气体。20.如申请专利范围第19项之方法,其中具有该含氟之化学成分的该气体系一碳氟化合物气体。图式简单说明:图1A至1F系按程序的顺序说明制造沟槽电容器之传统方法的断面图。图2为一说明根据本发明一第一项具体实施例之半导体装置的结构之断面图。图3A至3G系按程序的顺序说明根据本发明该第一项具体实施例之制造该半导体装置之方法的断面图。图4系根据该第一项具体实施例说明矽蚀刻速率对纵横比之相依性的曲线图。图5A至5D系按程序的顺序说明根据本发明一第二项具体实施例之制造一半导体装置之方法的断面图。图6系示意性说明本发明该第二项具体实施例之沟槽形成程序中处理时间与蚀刻速率之间关系之曲线图。图7系示意性说明本发明该第二项具体实施例之沟槽形成程序中处理时间与沟槽深度之间关系的曲线图。图8为一说明本发明一第三项具体实施例中所用之蚀刻系统的结构之示意图。图9为一说明在本发明该第三项具体实施例中F2的发光强度相对于蚀刻时间的转变。图10为一说明本发明一第四项具体实施例中所用之蚀刻系统的结构之示意图。
地址 日本