发明名称 晶片封装载板制造方法
摘要 本发明为晶片封装载板制造方法,其主要精神在于以底部电镀法(Bottom plating)形成一金属柱(Copper Column)将微小开口凸块结合垫提升至防焊阻剂表面,配合现有钢版涂印焊料(Solder Paste)之制造方法,以解决知之半导体载板无法因应晶片焊垫间距日益缩小,连接凸块焊垫开口(Bump Pad Opening)太小,使得焊料无法涂印,无法制造高良率载板,且封装时无法有效和焊垫结合,造成产品报废的问题。此方法可以提供载板线路布线超高密度,针对奈米制程生产超高密度晶片设计及封装结构性需求,提供一完整之解决方案。
申请公布号 TWI238480 申请公布日期 2005.08.21
申请号 TW093109350 申请日期 2004.04.05
申请人 景硕科技股份有限公司 发明人 张谦为
分类号 H01L21/60 主分类号 H01L21/60
代理机构 代理人 洪尧顺 台北市内湖区行爱路176号3楼
主权项 1.一种晶片封装载板制造方法,包含:提供一载板具有一结合焊垫线路层,其中该结合焊垫线路层上施以一抗电镀阻剂,并具有复数个结合焊垫与微小开口;以及以底部电镀法形成复数个金属柱于该些微小开孔,使得该些金属柱之高度位置提升至抗电镀阻剂表面。2.如申请专利范围第1项之制造方法,其提供一载板具有一结合焊垫线路层进一步包含:将该载板表面预先形成一第一金属层,且于该载板上形成复数个载板通孔,并于该第一金属层表面与该载板通孔中形成一第一镀金属层;形成内层线路步骤,系蚀刻该第一镀金属层与该第一金属层以形成沟渠,未被蚀刻部分形成该内层线路,接着形成一黑化内层线路层于该内层线路表面;形成介电层与第二金属层步骤,系以介电物质填入该些载板通孔与该沟渠中,并覆盖整个内部线路,再于该介电层表面形成一金属箔,接着将该金属箔薄化为该第二金属层;形成介电层通孔步骤,系形成复数个介电层通孔,于该些介电层通孔中形成一第二镀金属层,并于该些介电层通孔中填满金属;形成一结合焊垫线路层步骤,系以蚀刻法形成该结合焊垫线路层,其中位于载板上表面之该结合焊垫线路层为凸块侧,位于该载板下表面之该结合焊垫线路层为焊球侧;以及形成复数个结合焊垫区步骤,系施以一防焊阻剂于该凸块侧之结合焊垫线路层上,并形成复数个结合焊垫。3.如申请专利范围第1项之制造方法,其底部电镀法后进一步包含:进行去除该抗电镀阻剂步骤,在该载板之二侧以薄金属快速蚀刻,裸露出该些金属柱与该些结合焊垫与焊球侧的电路层;形成焊球垫防焊区步骤,系于该焊球侧施以一防焊阻剂,形成复数个焊球垫;以及进行表面处理步骤,系于该些金属柱与该些结合焊垫处实施一表面处理。形成焊接凸块步骤,系将焊料转印制该些金属柱上以形成复数个焊垫凸块,并整平该些焊垫凸块。4.如申请专利范围第2项之制造方法,其进一步包含重复形成内层线路步骤、形成介电层与第二金属层步骤以及形成介电层通孔步骤,使得该载板上可具有复数层内部电路与介电层通孔结构。5.如申请专利范围第1项之制造方法,其中该底部电镀法形成该些金属柱系以该些微小开口底部为阴极,并藉由介电通孔与载板通孔由该载板下方导电,使得电镀液中之金属离子可沉积至该些微小开口内而形成一金属柱。6.如申请专利范围第5项之制造方法,其中该电镀液中之金属离子为铜离子,该金属柱之材料为铜。7.如申请专利范围第1项之制造方法,其中该载板可为有机材料如Bismaleimide Triazing(BT)与陶瓷材料。8.如申请专利范围第1项之制造方法,其中该些金属柱之高度提升至抗电镀阻剂表面时可一同于抗电镀阻剂之高度。9.如申请专利范围第1项之制造方法,其中该些金属柱之高度提升至抗电镀阻剂表面时可高于抗电镀阻剂之高度。10.如申请专利范围第1项之制造方法,其中该些金属柱之高度提升至抗电镀阻剂表面时可低于抗电镀阻剂之高度。11.如申请专利范围第2项之制造方法,其中该第一金属层之材料可为铜。12.如申请专利范围第2项之制造方法,其中该第一镀金属层之材料可为铜。13.如申请专利范围第2项之制造方法,其中该第二金属层之材料可为铜。14.如申请专利范围第2项之制造方法,其中该第二镀金属层之材料可为铜。15.如申请专利范围第2项之制造方法,其中该些介电层通孔中填满之金属可为铜。16.如申请专利范围第3项之制造方法,其中该焊料可为锡铅焊料与无铅焊料。17.如申请专利范围第1项之制造方法,其中该晶片封装载板为覆晶载板。图式简单说明:第一图为习知以防焊阻剂设限示意图。第二图为习之以金属面设限示意图。第三图(A)--(V)所示为本发明晶片封装载板制造步骤示意图。
地址 桃园县新屋乡中华路1245号