| 主权项 |
1.一种最小化电路元件特征尺寸在曝光后时间延迟之窄化效应的方法,至少包含下列步骤:提供一罩幕,该罩幕具有一基材、一位于该基材上之毯覆层以及一位于该毯覆层上之光阻层;提供一保护层于该光阻层上;以及导入一能量来源穿过该保护层而到达该光阻层,以在该光阻层中定义该电路元件的特征尺寸。2.如申请专利范围第1项所述之方法,其中该保护层系为负光阻层。3.如申请专利范围第2项所述之方法,更包含进行酸性中和反应,以移除该负光阻层。4.如申请专利范围第3项所述之方法,其中移除的该负光阻层系为多重材质层。5.如申请专利范围第3项所述之方法,其中该负光阻层至少包含负型化学增幅光阻剂。6.如申请专利范围第3项所述之方法,其中在进行导入该能量来源穿过该保护层而到达该光阻层之步骤时系维持该保护层在未反应的状态,用以对该光阻层进行光蚀刻步骤。7.如申请专利范围第6项所述之方法,其中该保护层至少包含负型的保护光阻层。8.如申请专利范围第7项所述之方法,其中该负光阻层至少包含负型化学增幅光阻剂。9.如申请专利范围第1项所述之方法,其中该保护层系为正光阻层。10.如申请专利范围第1项所述之方法,其中该光阻层系为负光阻层。11.如申请专利范围第1项所述之方法,其中该光阻层系为正光阻层。12.如申请专利范围第11项所述之方法,其中该正光阻层至少包含正型化学增幅光阻剂。13.如申请专利范围第1项所述之方法,其中该能量来源系为电子束。14.如申请专利范围第13项所述之方法,其中该保护层系为负光阻层。15.如申请专利范围第13项所述之方法,其中该保护层系为正光阻层。16.如申请专利范围第13项所述之方法,其中该光阻层系为负光阻层。17.如申请专利范围第13项所述之方法,其中该光阻层系为正光阻层。18.如申请专利范围第1项所述之方法,其中在进行导入该能量来源穿过该保护层而到达该光阻层之步骤时系维待该保护层在未反应的状态。19.一种最小化电路元件特征尺寸在曝光后时间延迟之窄化效应的方法,至少包含下列步骤:提供一罩幕,该罩幕具有一石英基材、一位于该石英基材上之铬金属层以及一位于该铬金属层上之光阻层;形成一保护层于该光阻层上;以及对该光阻层进行光蚀刻步骤,以于该光阻层中定义该电路元件的特征尺寸。20.如申请专利范围第19项所述之方法,其中该保护层至少包含负光阻层,且该光阻层至少包含正光阻层。21.如申请专利范围第19项所述之方法,其中该保护层至少包含负型的保护光阻层,且该光阻层至少包含负光阻层。22.如申请专利范围第21项所述之方法,更包含进行酸性中和反应,以移除该负型的保护光阻层。23.如申请专利范围第22项所述之方法,其中移除的该负型保护光阻层系为多重材质层。图式简单说明:第1A图系绘示习知技术中制造微影光罩所使用的光罩基底之剖视图。第1B图系绘示第1A图中具有光刻光阻层的光罩基底之剖视图。第1C图系绘示习知技术在曝光后时间延迟的过程中产生狭窄的光刻光阻之光罩基底的剖视图。第1D图系绘示利用第1A-1C图的制程方法中之光罩基底形成的微影罩幕之剖视图。第2A图系绘示依据本发明之第一实施例的第一步骤之光罩基底剖视图。第2B图系绘示依据本发明第2A图之第一实施例的第二步骤中光罩基底之正光阻层上的保护层之剖视图。第2C图系绘示依据本发明之第一实施例的第三步骤中在光罩基底的正光阻层之光蚀刻结构以及在保护层上的光蚀刻结构之光罩基底剖视图。第2D图系绘示依据本发明之第一实施例的第四步骤中曝光后烘烤制程之光罩基底剖视图。第2E图系绘示依据本发明在光罩上的光阻层完成显影步骤之后的光罩基底剖视图。第2F图系绘示依据本发明之制造完成的微影光罩之剖视图。第3A图系绘示依据本发明之第二实施例的第一步骤之光罩基底剖视图。第3B图系绘示依据本发明第3A图之第一实施例的第二步骤中光罩基底之负光阻层上的保护层之剖视图。第3C图系绘示依据本发明之第一实施例的第三步骤中在光罩基底的负光阻层之光蚀刻结构以及在保护层上的光蚀刻结构之光罩基底剖视图。第3D图系绘示依据本发明之第一实施例的第四步骤中曝光后烘烤制程之光罩基底剖视图。第3E图系绘示依据本发明在光罩上的光阻层完成显影步骤之后的光罩基底剖视图。第3F图系绘示依据本发明之制造完成的微影光罩之剖视图。第4图系绘示依据本发明的制程方法之流程图。 |
