| 主权项 |
1.一种半导体电性导接结构之制法,系包括:提供具复数半导体晶片之晶圆,该半导体晶片之主动面上具有复数电性连接垫;于该电性连接垫上形成金凸块;将该半导体晶圆切割成复数具金凸块之半导体晶片;将该半导体晶片之非主动面接置于承载板上;于该接置有半导体晶片之承载板上形成绝缘层,且于该绝缘层中形成有复数开口,其中部分开口系外露出该半导体晶片之金凸块;以及于该绝缘层及其对应开口处形成线路结构,以使该线路结构电性连接至该晶片之金凸块。2.如申请专利范围第1项之半导体电性导接结构之制法,其中,该绝缘层系利用印刷、旋涂、层涂及压合之其中一方式形成于该承载板上。3.如申请专利范围第1项之半导体电性导接结构之制法,其中,该绝缘层开口系通过雷射开口(laserdrilling)、光学蚀刻(Photo imaging)及电浆蚀刻(Plasmaetching)其中一方式形成,藉以外露出晶片之金凸块部分上表面。4.如申请专利范围第1项之半导体电性导接结构之制法,其中,该线路结构之制法系包括:于该绝缘层及其对应开口处表面形成一导电层;于该导电层上形成一阻层,并图案化该阻层,以使该阻层形成有复数定义出欲电镀之开口;以及于该阻层开口中电镀形成线路结构。5.如申请专利范围第4项之半导体电性导接结构之制法,复包括移除该阻层及覆盖于其下之导电层。6.如申请专利范围第4项之半导体电性导接结构之制法,其中,该阻层系为乾膜及液态光阻之其中一者。7.如申请专利范围第4项之半导体电性导接结构之制法,其中,该阻层系藉由曝光、显影而加以图案化。8.如申请专利范围第1项之半导体电性导接结构之制法,复包括利用增层技术于线路结构上进行增层制程以形成增层线路结构。9.如申请专利范围第1或8项之半导体电性导接结构之制法,复包括于线路结构表面形成一防焊层,并令该防焊层形成有复数外露出该线路结构之开口。10.如申请专利范围第9项之半导体电性导接结构之制法,复包括对应该防焊层开口处形成锡球。11.如申请专利范围第1项之半导体电性导接结构之制法,其中,该承载板为金属板、绝缘板、及电路板之其中一者。12.如申请专利范围第1项之半导体电性导接结构之制法,其中,该半导体晶片系接置于该承载板表面、凹部及凸部之其中一者。13.如申请专利范围第1项之半导体电性导接结构之制法,其中,该金凸块系藉由物理沈积、化学沈积、溅镀技术(Sputtering)、蒸镀技术(Evaporation)、无电电镀及电镀(Plating)之其中一方式形成。14.如申请专利范围第1项之半导体电性导接结构之制法,其中,该金凸块与该电性连接垫之间复形成有凸块底部金属化结构。15.如申请专利范围第1项之半导体电性导接结构之制法,其中,该金凸块外表面复形成有一金属层。16.如申请专利范围第15项之半导体电性导接结构之制法,其中,该金属层系作为粗化层之铜层以增加该金凸块与绝缘层之黏着力。17.一种半导体电性导接结构,系包括:一承载板;至少一接置于该承载板之半导体晶片,该半导体晶片表面具有复数电性连接垫,且于该电性连接垫上设置有金凸块;一绝缘层,系形成于该接置有半导体晶片之承载板上,且该绝缘层具复数开口以外露出该金凸块;以及一线路结构,系形成于该绝缘层上并电性连接至该金凸块。18.如申请专利范围第17项之半导体电性导接结构,复包括一设于该金凸块与该电性连接垫间之凸块底部金属化结构。19.如申请专利范围第17项之半导体电性导接结构,复包括一形成于该线路结构上之增层线路结构。20.如申请专利范围第17或19项之半导体电性导接结构,复包括于该线路结构之最外层表面形成一图案化之防焊层。21.如申请专利范围第20项之半导体电性导接结构,复包括于该线路结构之最外层表面形成复数个锡球。22.如申请专利范围第17项之半导体电性导接结构,其中,该金凸块表面复形成有一金属层。23.如申请专利范围第22项之半导体电性导接结构,其中,该金属层系为铜层。24.如申请专利范围第17项之半导体电性导接结构,其中,该承载板为金属板、绝缘板、及电路板之其中一者。25.如申请专利范围第17项之半导体电性导接结构,其中,该半导体晶片系接置于该承载板表面、凹部及凸部之其中一者。图式简单说明:第1图系为习知覆晶式半导体封装件之剖面示意图;第2A图至第2I图系为本发明之半导体电性导接结构之制法剖面示意图;第2C'图系为在半导体之金凸块表面另设置有金属层之剖面示意图;以及第3及4图系为本发明之半导体电性导接结构中复形成有增层线路结构及锡球之剖面示意图。 |
