| 主权项 |
1.一种规则的单区奈米孔阵列,具有大规格面积而 设在一第一材料上,其中该第一材料包含一金属氧 化物膜系藉一金属膜的阳极氧化所制成,或一非金 属氧化物材料而该奈米孔阵列系使用一金属氧化 物奈米孔阵列样板来制成。 2.如申请专利范围第1项之阵列,其中该第一材料包 含一金属氧化物膜系由一金属膜阳极氧化所制成 者。 3.如申请专利范围第1项之阵列,其中该第一材料包 含一种半导体材料。 4.如申请专利范围第1项之阵列,其中该阵列在该单 区中几无瑕疵。 5.如申请专利范围第4项之阵列,其中该单区奈米孔 阵列包含多数奈米孔排列成一预定的规则对称图 案。 6.如申请专利范围第5项之阵列,其中该单区奈米孔 阵列包含多数奈米孔排列成一规则的方形或三角 形对称图案。 7.如申请专利范围第4项之阵列,其中该单区奈米孔 阵列包含多数奈米孔排列成一维栅状图案,且该等 奈米孔会沿一栅矢量方向来规则对齐,但不会沿一 栅线方向来对齐。 8.如申请专利范围第4项之阵列,其中该单区奈米孔 阵列包含多数的胞元,而各胞元有数奈米孔等排列 成一预定的规则对称图案。 9.如申请专利范围第1项之阵列,其中该大规格面积 包含一至少1公分的区域。 10.如申请专利范围第2项之阵列,其中该金属氧化 物膜系设在一图案化的基材上,该基材具有一凹穴 的规则图案对应于该金属氧化物膜中的奈米孔规 则图案。 11.如申请专利范围第1项之阵列,其中的奈米孔直 径为500nm或更小。 12.如申请专利范围第11项之阵列,其中的奈米孔直 径约为5~10nm。 13.如申请专利范围第1项之阵列,其中该等奈米孔 会被填入一与该第一材料不同的第二材料。 14.一种元件,其包含如申请专利范围第1项之奈米 孔阵列,该奈米孔阵列在该元件的第一层中且具有 一规则的预定奈米孔图案。 15.如申请专利范围第14项之元件,其中该元件包含 一光子晶体含有一透光层,且该奈米孔阵列设在该 透光层中,而使一光径形成于该透光层中被该奈米 孔阵列之奈米孔所界限之预定的无奈米孔区域。 16.如申请专利范围第14项之元件,其中该元件包含 一电子元件。 17.如申请专利范围第16项之元件,其中该元件包含 一记忆元件具有一电容器阵列,且该等电容器包含 一电容器介电质或一电容器铁电材料设在该第一 层的奈米孔内,及电容器电极等设在该第一层的两 面上。 18.如申请专利范围第16项之元件,其中该电子元件 包含一可程式化的阵列元件,其含有一可熔接链阵 列或一抗熔介电质设在该第一层的奈米孔内,而该 等电极设在该第一层的两面上。 19.如申请专利范围第14项之元件,其中该元件包含 一辐射发射或检测元件,其含有一辐射发射或辐射 感测材料设在该第一层的奈米孔内。 20.如申请专利范围第14项之元件,其中该元件系选 自至少下列一者:一磁性感测器含有一磁性材料设 在该第一层的奈米孔内,一燃料电池储存媒体,一 显示装置含有碳奈米管设在该第一层的奈米孔内, 一化学触媒,一电池含有电极等设在该第一层的奈 米孔内,及一奈米孔隔膜。 21.如申请专利范围第14项之元件,其中该奈米孔米 孔阵列包含一单区奈米孔阵列,其含有奈米孔等在 一规格面积中排列成一预定的规则对称图案,且该 等奈米孔被填满一与该第一层不同的材料。 22.一种具有受控之第一图案的奈米孔阵列之制造 方法,包含: 提供一基材包含一第一表面具有一第一图案; 沈积一第一材料其能在该具有第一图案的第一表 面上形成奈米孔;及 阳极氧化该第一材料而在其中制成具有该受控之 第一图案的奈米孔阵列。 23.如申请专利范围第22项之方法,更包含: 在该第一表面上制成一光阻层; 图案化该光阻层来形成一图案化的光阻层;及 用该光阻层作为阻罩来蚀刻该第一表面而在该第 一表面中制成该第一图案。 24.如申请专利范围第23项之方法,其中图案化该光 阻层的步骤系包括全像地曝光该光阻层,并在曝光 步骤之后选择地除去部份的光阻层,而形成一受控 的光阻图案。 25.如申请专利范围第24项之方法,其中该全像地曝 光步骤系包括全像地曝光该光阻层多数次,并于各 次曝光之间相对地旋转该基材与曝光射束,而在该 光阻层中形成一受控的三维图案。 26.如申请专利范围第23项之方法,其中该第一材料 含有第一凹穴等对应于该基材之第一表面上之第 一图案中的第二凹穴等,而该等奈米孔系选择地制 设在第一凹穴中。 27.如申请专利范围第23项之方法,其中该第一材料 包含一可阳极化的金属。 28.如申请专利范围第22项之方法,更包含使用该阳 极氧化的第一材料作为阻罩来蚀刻该基材,而在该 基材中形成一奈米孔阵列,并于蚀刻该基材的步骤 之后,除掉该阳极氧化的第一材料。 29.如申请专利范围第28项之方法,更包含以一第二 材料来填满该基材中的奈米孔而制成一元件。 30.如申请专利范围第29项之方法,其中该第二材料 包含一金属互接物,其会接触该基材上之一固态元 件或一固态元件金属化物的底层。 31.如申请专利范围第22项之方法,更包含以一第二 材料填满该等奈米孔来制成一元件。 32.如申请专利范围第22项之方法,其中该充填步骤 系包含藉电镀来将一金属选择性地填满该等奈米 孔。 33.如申请专利范围第32项之方法,更包含选择地蒸 汽沈积一材料于该等奈米孔内之金属上。 34.如申请专利范围第22项之方法,更包含在不同条 件下来阳极氧化该第一材料多数次,而制成许多分 开的胞元,该各胞元皆含有奈米孔等排列成一预定 的规则对称图案。 35.如申请专利范围第22项之方法,更包含: 将一顺应样板材料置入该等奈米孔内,而使该样板 材料包含多数的凸脊伸入奈米孔中;及 由该等奈米孔卸除含有该等凸脊的样板材料。 36.如申请专利范围第22项之方法,其中: 该提供一基材的步骤包含在该基材上制成一第一 光阻图案;及 沈积该第一材料的步骤包含在该第一光阻图案上 沈积一金属膜。 37.如申请专利范围第22项之方法,其中提供一基材 的步骤包含: 在该基材上制成一硬罩层; 在该硬罩层上制成一二维光阻图案; 使用该光阻图案作为阻罩来蚀刻该硬罩层而制成 一硬罩;及 使用该硬罩作为阻罩来蚀刻该基材而制成该第一 图案。 38.如申请专利范围第22项之方法,其中提供一基材 的步骤包含: 在该基材上制成一硬罩层; 在该硬罩层上制成一第一一维光阻图案其具有栅 线沿第一方向延伸; 用该第一光阻图案作为阻罩来蚀刻该硬罩层; 除去该第一光阻图案; 在该硬罩层上制成一第二一维光阻图案其具有栅 线沿一不同于该第一方向的第二方向延伸; 用该第二光阻图案作为阻罩来蚀刻该硬罩层而制 成一硬罩; 除去该第二光阻图案;及 用该更罩作为阻罩来蚀刻该基材而制成该第一图 案。 39.一种具有受控图案之奈米孔阵列的制造方法;包 含: 提供一金属膜其能形成奈米孔; 光微影刻版地图案化该金属膜的第一表面而在其 中形成一受控的凹穴图案;及 阳极氧化该金属膜而在该等凹穴中选择地制成奈 米孔。 40.如申请专利范围第39项之方法,更包含: 在该金属膜的第一表面上制成一光阻层; 图案化该光阻层来制成一图案化光阻层;及 用该光阻层作为阻罩来蚀刻该金属膜的第一表面, 而在其中制成该第一图案。 41.如申请专利范围第40项之方法,其中图案化该光 阻层的步骤系包含全像地曝光该光阻层,并在该曝 光步骤之后选择地除去部份的光阻层,而来制成一 受控的光阻图案。 图式简单说明: 第1A图为一用来进行全像刻版术的装置之顶视示 意图。 第1B与1C图为本发明之较佳实施例用来制造一光阻 图案的方法之侧视截面示意图。 第2A图为在一基材上之1D栅图案化光阻层截面的扫 描电子显微照片。 第2B及2C图分别为在一二氧化矽基材上之方形及三 角形对称的光阻栅图案之扫描电子显微照片。 第3A图为依本发明之较佳实施例的阵列制造方法 中各步骤的3D示意图。 第3B图为在一铬硬罩层中之2D方形图案的扫描电子 显微照片。 第3C图为设在一二氧化矽基材上之阳极氧化铝奈 米孔阵列的扫描电子显微照片。 第4A、4B、4C图为本发明一较佳变化实施例之阵列 制造方法各步骤的侧视截面示意图。 第4D图为一原约350~400奈米之铝膜在一1D栅上的扫 描电子显微照片。 第4E图为本发明一较佳实施例之奈米孔阵列的扫 描电子显微照片。 第4F图为一习知的奈米孔氧化铝膜之扫描电子显 微照片。 第5A图为由整个栅区域所见之具有方形排列方式 的方形孔之方格阵列的扫描电子显微相片。 第5B图示出一方形孔之方格阵列的更高放大率相 片。 第5C图为氧化铝奈米孔的截面图,示出该等奈米孔 生成井对准于波纹底部的中心。 第5D图为一被沈积在二氧化矽基材上之三角形格2D 栅图案化的铝膜之氧化铝孔在低及高(插图)解析 度的扫描电子显微相片。 第5E图为本发明较佳实施例之奈米孔阵列的顶视 图。 第6A图为本发明较佳实施例之阵列的侧视截面示 意图。 第6B图为用来制造第6A图之阵列的电镀槽之侧视截 面。 第7A、7B、7C、7D图皆为本发明较佳实施例之阵列 制造方法的侧剖示意图。 第8图为本发明较佳实施例之一元件的3D示意图。 第9A图为依本发明较佳实施例之一场可程式化闸 阵列(FPGA)元件的顶视示意图。 第9B图为第9A图之元件的电路示意图。 第10、11、13图为本发明之较佳实施例的元件之侧 剖示意图。 第12A及12B图为本发明一较佳实施例之光子晶体元 件的顶视示意图。 |
