| 主权项 |
1.一种数位电位转换器,用以驱动一缩小驱动元件 之一输入端,该缩小驱动元件具有一运作于一高电 压范围之输出端,该数位电位转换器包含; 一数位电压限制器,耦接至分别具有第一和第二电 位之一第一和一第二电压源,以界定一第一电压范 围,该第二电位系高于该第一电位,该数位电压限 制器接收一操作于该第一电压范围之数位输入信 号,并提供一对应的电压限制信号,该电压限制信 号操作于该第二电位和一中间电位间之一限制电 压范围内,其中该中间电位系介于该第一和第二电 位之间;以及 一数位电位转换开关,耦接至一第三电压源和该第 一电压源,其中该第三电压源具有高于该第二电位 之一第三电位,该数位电位转换开关接收该电压限 制信号,并配合该电压限制信号之切换,于该中间 电位和该第三电位所界定之一电压转换范围内,对 应地切换一电压转换数位信号; 其中该中间电位的选取,系用以避免该缩小驱动元 件之闸极氧化层崩溃。 2.如申请专利范围第1项所述之数位电位转换器,其 中该数位电压限制器包含一数位分压器,该数位分 压器具有一接收该数位输入信号之输入端,以及一 形成该电压限制信号之接点。 3.如申请专利范围第2项所述之数位电位转换器,其 中该数位电位转换开关包含: 一P通道电路,耦接于该第三电压源和至少一偏压 节点之间,该P通道电路耦接至该接点,以接收该电 压限制信号,并配合该电压限制信号之切换,切换 该电压转换数位信号;以及 一N通道电路,耦接于该第一和第二电压源,并以一 互补组态与该P通道电路耦接于该至少一偏压节点 上,该N通道电路接收该数位输入信号,并使该P通道 电路易于切换该电压转换数位信号。 4.如申请专利范围第1项所述之数位电位转换器,其 中该数位电压限制器包含: 一第一P通道元件,具有一闸极以接收该数位输入 信号,并具有一源极和一汲极耦接于该第二电压源 和一接点之间;以及 一第二P通道元件,具有一源极耦接至该接点,一汲 极耦接至该第一电压源,以及一闸极接收该数位输 入信号; 其中该第二P通道元件之大小系相对于该第一P通 道元件而定,以避免该电压限制信号的大小低于该 中间电位。 5.如申请专利范围第4项所述之数位电位转换器,其 中该第二P通道元件的大小大于该第一P通道元件, 以使得当该数位输入信号向该第一电位切换时,该 第二P通道元件开始关闭。 6.如申请专利范围第4项所述之数位电位转换器,更 包含: 一第三P通道元件,具有一闸极,并具有一源极和汲 极耦接于该第二电压源和该接点之间;以及 一反相器,具有接收该数位输入信号之一输入端, 及耦接至该第三P通道元件之该闸极之一输出端; 其中该第三P通道元件于导通时,将该接点拉至该 第二电位。 7.如申请专利范围第1项所述之数位电位转换器,其 中该数位电位转换开关包含: 第一、第二和第三P通道元件,每一P通道元件具有N 型井,耦接至该第三电压源,且每一P通道元件具有 一源极、一汲极和一闸极; 该第一P通道元件的源极系耦接至该第三电压源, 其汲极则耦接至一输出节点,该输出节点更耦接至 该第二P通道元件的源极和该第三P通道元件的闸 极,其中该输出节点形成该电压转换数位信号; 该第二P通道元件的汲极系耦接至该第一电压源, 其闸极则耦接至提供该电压限制信号之该接点; 该第三P通道元件的源极系耦接至该第三电压源, 其汲极则耦接至该第一P通道元件的闸极;以及 一第一N通道元件,其源极耦接至该接点,其汲极耦 接至该第一P通道元件的汲极,而其闸极则耦接至 该第一P通道元件的闸极。 8.如申请专利范围第7项所述之数位电位转换器,其 中该数位电位转换开关更包含: 一第二N通道元件,具有一源极、一汲极耦接至该 第二P通道元件的汲极,以及一闸极耦接至该第二 电压源; 一第三N通道元件,具有一源极耦接至该第一电压 源,一汲极耦接至该第二N通道元件的源极,以及一 闸极用以接收一反相数位输入信号;以及 一反相器,具有一接收该数位输入信号之输入端, 及一提供该反相输入信号之输出端。 9.一种数位电位转换器,包含有: 一数位分压器,包括复数个P通道元件,耦接于一参 考电压和一第一电压源之间,该数位分压器接收操 作于该参考电压和该第一电压源间之一第一电压 范围内的一数位输入信号,并具有一接点,以形成 一电压限制信号,该电压限制信号运作于该第一电 压源和一中间电压间之一限制电压范围,该中间电 压具有一介于该参考电压和该第一电压源间之电 位;以及 一数位电位转换开关,包含复数个以一互补组态耦 接于该参考电压和一第二电压源之间的P通道和N 通道元件,该第二电压源具有高于第一电压源的电 位,该数位开关具有用来接收该电压限制信号之一 输入端,以及提供一转换数位信号之一输出端,该 转换数位信号系运作在该中间电压和该第二电压 源间之一电压转换范围。 10.如申请专利范围第9项所述之数位电位转换器, 其中该数位分压器包含: 一第一P通道电晶体,具有一闸极以接收该数位输 入信号、一源极耦接至该第一电压源,以及一汲极 耦接至一第一接点; 一第二P通道电晶体,具有一源极耦接至该第一接 点、一汲极耦接至该参考电压,以及一闸极以接收 该数位输入信号; 一反相器,具有一输入端以接收该数位输入信号, 以及一输出端以提供一反相输入信号,其中该数位 输入信号和该反相输入信号都运作在该第一电压 范围; 一第三P通道电晶体,具有一闸极以接收该反相输 入信号、一源极耦接至该第一电压源,以及一汲极 耦接至一第二接点; 一第四P通道电晶体,具有一源极耦接至该第二接 点、一汲极耦接至该第二电压源,以及一闸极以接 收该数位输入信号; 其中该第二和第四P通道电晶体的大小系分别相对 于该第一和第二P通道电晶体而定,以使得一对互 补的电压限制信号分别于该第一和第二接点形成, 且皆运作于该限制电压范围内; 一第五P通道电晶体,具有一源极耦接至该第一电 压源、一汲极耦接至该第一接点,以及一闸极以接 收该反相输入信号;以及 一第六P通道电晶体,具有一源极耦接至该第一电 压源、一汲极耦接至该第二接点,以及一闸极以接 收该数位输入信号。 11.如申请专利范围第10项所述之数位电位转换器, 其中该数位电位转换开关包含: 一第七P通道电晶体,具有一闸极耦接至该第一接 点,且具有一源极与一汲极; 一第八P通道电晶体,具有一源极耦接至该第二电 压源、一汲极耦接至该第八P通道电晶体的源极, 以及一闸极; 一第九P通道电晶体,具有一源极耦接至该第三电 压源、一汲极耦接至该第八P通道电晶体的闸极, 以及一闸极耦接至该第八P通道电晶体的汲极; 一第十P通道电晶体,具有一闸极耦接至该第二接 点、一源极耦接至该第九P通道电晶体的汲极,以 及一汲极; 一第一N通道电晶体,具有一源极耦接至该参考电 压、一闸极以接收该反箱输入信号,以及一汲极; 一第二N通道电晶体,具有一源极耦接至该第一N通 道电晶体的汲极、一闸极耦接至该第一电压源,以 及一汲极耦接至该第七P通道电晶体的汲极; 一第三N通道电晶体,具有一源极耦接至该第一接 点、一闸极耦接至该第八P通道电晶体的闸极,以 及一汲极耦接至该第八P通道电晶体的汲极; 一第四N通道电晶体,具有一源极耦接至该参考电 压、一闸极以接收该数位输入信号,以及一汲极; 一第五N通道电晶体,具有一源极耦接至该第四N通 道电晶体的汲极、一闸极耦接至该第一电压源,以 及一汲极耦接至该第十P通道电晶体的汲极;以及 一第六N通道电晶体,具有一源极耦接至该第二接 点、一闸极耦接至该第九P通道电晶体的闸极,以 及一汲极耦接至该第九P通道电晶体的汲极; 其中一对互补的数位输出信号形成于该第八与第 九P通道电晶体的闸极,且皆运作于该电压转换范 围。 12.如申请专利范围第11项所述之数位电位转换器, 其中该第一、第二、第三、第四、第五和第六P通 道电晶体皆具有耦接至该第一电压源之N型井,且 该第七、第八、第九和第十P通道电晶体皆具有耦 接至该第二电压源之N型井。 13.如申请专利范围第12项所述之数位电位转换器, 其中每一该N通道与P通道电晶体及该反相器都包 含有0.18微米元件,其闸极氧化层厚度接近40埃。 14.如申请专利范围第13项所述之数位电位转换器, 其中该第一电压源约为1.8伏特,该参考电压约为0 伏特,该第二电压源约为3.3伏特,而该中间电压约 为1伏特。 15.如申请专利范围第11项所述之数位电位转换器, 其中该第二与第五N通道电晶体于正常运作下维持 在导通状态,以分别分担该第一与第四N通道电晶 体的负载。 16.如申请专利范围第11项所述之数位电位转换器, 其中该第三与第六N通道电晶体于正常运作下操作 在个别的线性区,而不操作在饱和区。 17.一种积体电路(IC),包括有: 一核心电路,耦接至一参考电压和一第一电压源, 用以产生运作于一较低电压范围内之一第一数位 信号,其中该较低电压范围系由该参考电压和该第 一电压源所界定; 一数位电位转换器,耦接至该参考电压和该第一电 压源,亦耦接至一第二电压源,该第二电压源系高 于该第一电压源,该数位电位转换器用以接收该第 一数位信号,并提供一表示该第一数位信号之转换 数位信号,其中该转换数位信号运作于该第二电压 源和一中间电压之间,该中间电压系介于该参考电 压和第一电压源间;以及 一缩小驱动元件,用以接收该转换数位信号,并提 供一表示该第一数位信号之第二数位信号,其中该 第二数位信号运作于由该参考电压和第二电压源 所界定之一高电压范围,其中该转换数位信号系运 作于该中间电压,以防止该缩小驱动元件发生氧化 层崩溃。 18.如申请专利范围第17项所述之积体电路,其中该 数位电位转换器包括有: 一数位电压限制器,耦接至该参考电压和第一电压 源,配合该第一数位信号之切换,于该中间电压和 该参考电压间切换一电压限制数位信号;以及 一数位电位转换开关,耦接至该数位电压限制器, 且耦接至该参考电压和第二电压源,配合该电压限 制数位信号之切换,于该中间电压和该参考电压间 切换该转换数位信号。 19.如申请专利范围第18项所述之积体电路,其中该 数位电压限制器包括有: 复数个P通道电晶体,具有缩小的尺寸,且耦接成一 数位分压器,以接收该第一数位信号并具有一接点 以提供该电压限制数位信号; 以及其中该数位电位转换开关包括有复数个P通道 与N通道电晶体,耦接为一互补组态,具有一接收该 电压限制数位信号之输入端及一提供该转换数位 信号之输出端。 20.如申请专利范围第17项所述之积体电路,其中该 核心电路、该数位电位转换器及该缩小驱动元件 系以0.18微米元件制造的元件组成,每一0.18微米元 件具有一厚度约为40埃之闸极氧化层。 21.如申请专利范围第20项所述之积体电路,其中该 第一电压源约为1.8伏特,该参考电压约为0伏特,该 第二电压源约为3.3伏特,而该中间电压约为1伏特 。 图式简单说明: 图一为一包含数位电位转换电路之系统的简化方 块图,其中该电路系依据本发明之一实施例所实作 ; 图二系本发明之图一电位转换电路之一示范实施 例的简化方块图;以及 图三系本发明之图一电位转换电路之另一示范实 施例的详细电路图。 |
