| 发明名称 | 分数分频电路和使用它的数据传输装置 | ||
| 摘要 | 提供一种电路规模小、输出占空比50％的时钟的分数分频电路和包括该分频电路的数据传输装置。分数分频电路具有：整数分频电路，由多个主从触发器构成，以分频比1/N(N是整数)对时钟信号进行分频；和逻辑电路，输入从上述主从触发器的主段和从段输出的多个信号，输出以分频比2/N对上述时钟信号进行分频而得到的占空比50％的信号。数据传输装置构成为：可按每个信道来切换PLL的输出的倍增时钟和用分数分频电路对倍增时钟进行分频而得到的时钟。 | ||
| 申请公布号 | CN1655457A | 申请公布日期 | 2005.08.17 |
| 申请号 | CN200510007868.5 | 申请日期 | 2005.02.06 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 佐伯贵范 |
| 分类号 | H03L7/08;H03K23/00 | 主分类号 | H03L7/08 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 钟强;樊卫民 |
| 主权项 | 1.一种分数分频电路，其特征在于具有：整数分频电路，由多个主从触发器构成，并且以分频比1/N(N是整数)对时钟信号进行分频；和逻辑电路，输入从所述主从触发器的主段和从段输出的多个信号，输出以分频比2/N对所述时钟信号进行分频而得到的占空比50％的信号。 | ||
| 地址 | 日本神奈川 | ||