| 摘要 |
描述了一种用于从模拟信号(Sa)以数据速率1/T递送数据序列(a<SUB>k</SUB>)的接收器，所述接收器包括：a)转换装置(40)，用于通过以采样速率1/Ts采样模拟信号(Sa)来生成接收的序列(r<SUB>n</SUB>)，借此所述接收的序列(r<SUB>n</SUB>)的采样速率1/Ts可由预先设置的值(Pv)加以控制；b)数字处理装置(12)，用于通过处理所述接收的序列(r<SUB>n</SUB>)来递送一个处理的序列(y<SUB>n</SUB>)；c)第一采样速率转换器(13)，用于以数据速率1/T将所述处理的序列(y<SUB>n</SUB>)转换为等效的处理的序列(y<SUB>e</SUB>)，借此所述等效的处理的序列(y<SUB>e</SUB>)的数据速率可由控制信号(Sc)加以控制；d)误差发生器(14)，用于从所述等效的处理的序列(y<SUB>e</SUB>)递送误差序列(e<SUB>k</SUB>)；e)控制信号生成装置(15)，用于生成依赖于所述误差序列(e<SUB>k</SUB>)的控制信号(Sc)；f)检测器(16)，用于从所述等效的处理的序列(y<SUB>e</SUB>)导出所述数据序列(a<SUB>k</SUB>)，借此在采样速率1/T和1/Ts之间的比率基本上为恒量。包括采样速率转换器SRC的、常规同步接收器具有所述数字处理是在SRC的控制环路内执行的缺点。由数字处理所引起的延迟加大了所述环路的总延迟，这可能导致不稳定性，在要求高带宽时尤其如此。因此本发明的接收器在控制环路外面进行所述数字处理。为了保持以固定速率进行数字处理的优点，由预先设置的值来控制转换装置(40)以便保持所述比率T/Ts为恒量。 |
