发明名称 在模拟多端口存储器中编程访问等待时间
摘要 一种计算机存储器设备,包括第一多个输入端口装置(17-19),所述多个输入端口装置通过第一路由器装置(32)耦合在一起以便有选择地馈送第二多个存储器模块(20-24),并且还包括输出端口装置,所述输出端口装置由所述第二多个存储器模块(20-24)一起馈送。特别地,所述计算机存储器设备包括检测装置(36-40),用于检测通过一个以上的第一多个输入端口装置所进行的同时发生且相冲突的访问,并且由此只准许所述同时发生且相冲突的访问中的一个,而同时生成一个停止信号以便向请求源发信号来通知一个强制的停止周期,所述停止信号向其暗示一个访问等待时间,并且所述计算机存储器还包括一个编程装置,用于依照实际处理应用对所述访问等待时间可选择地加以编程。
申请公布号 CN1656461A 申请公布日期 2005.08.17
申请号 CN03811766.5 申请日期 2003.05.22
申请人 皇家飞利浦电子股份有限公司 发明人 J·A·J·莱坦
分类号 G06F13/16 主分类号 G06F13/16
代理机构 中国专利代理(香港)有限公司 代理人 程天正;王勇
主权项 1.一种计算机存储器设备,包括第一多个输入端口装置,所述多个输入端口装置经由第一路由器装置耦合在一起以便有选择地馈送第二多个存储器模块,并且还包括输出端口装置,所述输出端口装置由所述第二多个存储器模块一起馈送,所述计算机存储器设备包括检测装置,用于检测通过一个以上的所述第一多个输入端口装置所进行的同时发生且相冲突的访问,并且由此只准许所述同时发生且相冲突的访问中的一个访问,而同时生成一个停止信号以便向请求源发信号来通知一个强制的停止周期,所述停止信号意味着到其的一个访问等待时间,并且所述计算机存储器还包括一个编程装置,用于依照实际处理应用对所述访问等待时间可选择地加以编程。
地址 荷兰艾恩德霍芬