| 发明名称 | 半导体存储器件 | ||
| 摘要 | 半导体存储器件的各个MIS晶体管具备：半导体层(12)；在半导体层上形成的源区(15)；在半导体层上与上述源区分离开形成的漏区(14)，使源区和漏区之间的半导体层变成为浮置状态的沟道体；用来在沟道体上形成沟道的第1栅极(13)；用来借助于电容耦合控制沟道体电位的第2栅极(20)；和在沟道体的第2栅极一侧形成的高浓度区(21)，具有比沟道体的杂质浓度还高的杂质浓度。 | ||
| 申请公布号 | CN1215560C | 申请公布日期 | 2005.08.17 |
| 申请号 | CN02107184.5 | 申请日期 | 2002.03.13 |
| 申请人 | 株式会社东芝 | 发明人 | 堀口文男;大泽隆;岩田佳久;山田敬 |
| 分类号 | H01L27/04;H01L27/105;H01L27/108 | 主分类号 | H01L27/04 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种半导体存储器件，具有用来构成存储单元(MC)的多个MIS晶体管其特征在于：各MIS晶体管包括：半导体层(12)；在上述半导体层上形成的源区(15)；在上述半导体层上与上述源区分离而形成的漏区(14)，上述源区与上述漏区之间的上述半导体层为浮置状态的沟道体；用来在上述沟道体上形成沟道的第1栅极(13)；用来通过电容耦合控制上述沟道体电位的第2栅极(20)；和在上述沟道体的上述第2栅极一侧形成的高浓度区(21)，即具有比上述沟道体的杂质浓度还高的杂质浓度的高浓度区，上述MIS晶体管存储把上述沟道体设定为第1电位的第1数据状态和把上述沟道体设定为第2电位的第2数据状态。 | ||
| 地址 | 日本东京都 | ||