半导体记忆装置

摘要

本发明系分别对应于行解码器以外之周边电路(90)、阵列系电路(91)和行解码器(30)，设置独立的电源供给系，使互相独立产生之周边电源电压(VDDP)、阵列电源电压(VDDS)和行解码器用电源电压(VDDC)作为动作电源电压而分别供给到周边电路(90)、阵列系电路(91)和行解码器(30)。较佳形态是在通常动作时将行解码器用电源电压(VDDC)设定为周边电源电压(VDDP)和阵列电源电压(VDDS)之中间电压。利用此种方式，可以形成适于低消耗电力化用之电晶体之低电压驱动之阵列构造。