多层配线构造、配线形成方法、半导体装置与其制造方法、以及半导体封装装置与其制造方法

摘要

〔课题〕在研磨导电膜时，抑制低介电率薄膜的剥落。〔解决手段〕在矽底板1上形成扩散防止膜11，然后在其上形成比介电率在3以下的的低介电率薄膜12。从矽底板1的边缘10仅以除去宽度A除去低介电率薄膜12。在低介电率薄膜12上形成覆盖膜13，在该覆盖膜13、低介电率薄膜12及扩散防止膜11内形成配线用的沟槽14。形成障碍金属膜15及铜薄膜16后，仅以和除去宽度A相差1mm以上的除去宽度B从边缘10除去铜薄膜16。覆盖膜13上不需要的铜薄膜16及障碍金属膜15藉由CMP来除去。