| 摘要 |
一种用于半导体记忆体装置之资料输出驱动器，其包含一上拉驱动单元，该上拉驱动单元具有N个单元上拉驱动器及N个上拉电阻，并根据一上拉资料讯号藉由选定之上拉控制讯号上拉驱动该输出端而导通；该下拉控制讯号具有N个单元下拉驱动器及N个下拉电阻，并根据一下拉资料讯号藉由选定之下拉控制讯号下拉驱动该输出端而导通，其中该N个单元上拉驱动器具有相同的驱动强度，该N个上拉电阻连接于该输出端及该N个单元上拉驱动器之间，该N个单元下拉驱动器之每一者皆具有相同的驱动强度，且该N个下拉电阻连接于该输出端及该N个单元下拉驱动器之间。 |
