| 主权项 |
1.一种连接记忆体的复数副阵列之复数组位元线路和一主资料线读出放大器间之位元线路选取电路,至少包括:一局部资料线路选取电路,由复数被连接的局部资料线选取其中一组来连接至一与主资料线路读出放大器相连之成对主资料线,其中每一组局部资料线有选择性地连接至多对位元线之一组成对之位元线,其中局部资料选取线路包括,一第一复数开关,每一开关具.有第一对与局部资料线相连的电极、一与主资料线读取放大器输入端相连之主资料线连接之第二对电极、以及一有选择性地连接第一、二对电极之控制电极,因而得有选择性地连接一对局部资料线至一对主资料线,其中该复数副阵列系受预设该第一复数开关所包围;以及一位元线选取器电路来有选择性地将每一副阵列之复数位元线的一组成对位元线来连结至一组成对之局部资料线,其中该位元线选取器电路包括,一第二复数开关,该第二复数开关中之每一开关具有与多数成对位元线之一相连的第一对电极、与多数成对之局部资料线之一相连的第二对电极、以及可选择性连接第一、二对电极以连结该对位元线路至该对局部资料线之一控制电极。2.如申请专利范围第1项所述之电路,其中每一开关包含一对MOS电晶体,而该对MOS电晶体的漏极系连接至成对的局部资料线,成对MOS电晶体的源极系连接至主资料线,以及成对MOS电晶体的闸极系同时形成控制电极,并连接一提供局部资料线选取讯号之开关控制电路。3.如申请专利范围第1项所述之电路,其中第二复数开关中之每一开关具有一对MOS电晶体,该对MOS电晶体拥有一对连接至该对位元线之漏极、一对连接至该对局部资料线之源极、以及一对相互连接而形成控制电极之闸极,并且连接至该开关控制电路以提供一位元线选取讯号来指示出一对应该连接至该对局部资料线之位元线。4.如申请专利范围第1项所述之电路,其中该记忆体系由包括由静态随机存取记忆体、动态随机存取记忆体以及唯读记忆体所构成之记忆体群组中选出。5.一种记忆体,至少包括:至少一以行列的安排方式之记忆格副阵列,因此各行成对之记忆格得以成对位元线而彼此相连接;复数对连接至成对位元线之局部资料线;一资料线选取器电路,其用来选取一对局部资料线,以便于连接至一对主资料线,该主资料线系与主资料线读取放大器相连,其中每一对局部资料线得有选择性地连结至一对位元线上,而该资料线选取器电路包括复数组第一开关,每一开关具有:第一对电极,该电极系与多数成对之局部资料线之一相连;第二对电极,该电极系连接至成对的主资料线路上;以及一控制电极,该电极系有选择性地连接第一、二对电极,因而得有选择性地连接一对局部资料线至该对主资料线;以及一位元线选择电路,得有选择性地连结每一副阵列复数对位元线其中一对位元线至该对局部资料线上,其中该位元线选择电路包括,一第二复数开关,该第二复数开关中之每一开关具有与一成对之位元线路相连的第一对电极、与一成对之局部资料线相连的第二对电极、以及可选择性连接第一、二对电极,以达到连结该对位元线路至该对局部资料线路目的之一控制电极。6.如申请专利范围第5项所述之记忆体,其中第一复数开关之每一开关皆含有一对MOS电晶体,而该对MOS电晶体的漏极系连接至成对的局部资料线,成对的MOS电晶体的源极系连接至该对主资料线,以及成对的MOS电晶体的闸极系相互连接而形成控制电极,并连接至一可提供局部资料线选取讯号之开关控制电路。7.如申请专利范围第5项所述之记忆体,其中第二复数开关中之每一开关具有一对MOS电晶体,该对MOS电晶体拥有一对连接至该对位元线之漏极、一对连接至该对局部资料线之源极、以及一对相互连接而形成该控制电极之闸极,并且连接至一开关控制电路以提供一位元线选取讯号来指示出一对应该连接至该对局部资料线之位元线。8.如申请专利范围第5项所述之记忆体,其中记忆格系由记忆体群组来构成,其包括静态随机存取记忆体、动态随机存取记忆体以及唯读记忆体。9.一种位元线连结装置,其有选择性地将一对与记忆格群组相连之位元线连结至一主资料线读出放大器,至少包括:一连接至复数对位元线路之位元线选取装置,它可用来选取该对被连结之位元线,其中该位元线选取装置包括,一第一复数开关,该第一复数开关中之每一开关具有与一成对之位元线相连的第一对电极、与一成对之局部资料线相连的第二对电极、以及可选择性连结该第一、二对电极,以连结该对位元线至该对局部资料线之一控制电极。复数对连接至位元线选取装置之局部资料线路,其用来传送一来自被选取资料线之记忆资料讯号;以及一连设于复数对局部资料线和主资料线读出放大器间之资料线路选取装置,其用来选取一对局部资料线来连结至该主资料线路读出放大器,并将该记忆资料讯号传送至读出放大器来被感应并放大至一记忆资料位元,其中该局部资料线选取装置包括,一第二复数开关,每一开关具有与多对成对之局部资料线之一相连的第一对电极、一穿过主资料开关中间受前述记忆格阵列包围而与读取放大器之一对输入端相连之连接至该对主资料线路之第二对电极,以及一有选择性地连接第一、二对电极之控制电极,因而得有选择性地连接一对局部资料线至一对主资料线。10.如申请专利范围第9项所述之位元线连结装置,其中第一复数开关之每一开关皆含有一对MOS电晶体,而该对MOS电晶体的漏极系连接至成对的局部资料线,成对的MOS电晶体的源极系连接至该对主资料线,以及成对的MOS电晶体的闸极系相互连接而形成控制电极,并连接至一可提供局部资料线选取讯号之开关控制电路。11.如申请专利范围第10项所述之记忆体,其中该第二复数开关中之每一开关具有一对MOS电晶体,该对MOS电晶体拥有一对连接至该对位元线之漏极、一对连接至该对局部资料线之源极、以及一对相互连接而形成该控制电极之闸极,并且连接至该开关控制电路以提供一位元线选取讯号来指示出一对应该连接至该对局部资料线之位元线。12.如申请专利范围第10项所述之装置,其中记忆格系由记忆体群组所构成,其包括静态随机存取记忆体、动态随机存取记忆体以及唯读记忆体。13.一种用来该选取资料记忆讯号从一连接至一对位元线之一位元线之受选取记忆格转移至一主资料线读出放大器之方法,至少包括下列步骤:a.选取包含来自一复数对位元线之资料记忆讯号之该对位元线路;b.连结该对被选取的位元线至一复数对局部资料线其中之一对,其中该对位元线至该局部资料线的选取和连结系由一位元线选取器电路来执行,并有选择性地连结每一副阵列复数对位元线其中之一对至该对局部资料线,位元线选取器电路包括,一第一复数开关,该第一复数开关中之每一开关具有与复数对位元线其中之一对相连的第一对电极、与一成对之局部资料线相连的第二对电极、以及有选择性连接第一、二对电极,以达到连结该对位元线至该对局部资料线之一控制电极;c.选取复数对局部资料线其中之该对局部资料线;以及,d.连接该对被选取之局部资料线至该主资料线读出放大器,其中该对局部资料线的选取和连接系由一局部资料线选取电路来执行,并选取复数对局部资料线其中之一对来连接至与该主资料线读出放大器相连之一对主资料线,而每对局部资料线系有选择性也连结至复数对位元线其中之一对,该局部资料线电路包括,一第二复数开关,每一开关具有与复数对局部资料线其中之一对相连的第一对电极、一穿过复数开关中间受前述记忆格阵列包围而与读取放大器之一对输入端相连之连接至该对主资料线路之第二对电极,以及一有选择性地连接第一、二对电极之控制电极,因而得有选择性地连接一对局部资料线至一对主资料线。14.如申请专利范围第13项所述之方法,其中复数个开关中之每一开关具有一对MOS电晶体,该对MOS电晶体拥有一对连接至该对位元线路之漏极、一对连接至该对局部资料线路之源极、以及一对相互连接而形成该控制电极之闸极,并且连接至该开关控制电路以提供一位元线路选取讯号来指示出一对应该连接至该对局部资料线路之位元线路。15.如申请专利范围第13项所述之方法,其中第二复数开关之每一开关皆含有一对MOS电晶体,而该对MOS电晶体的漏极系连接至成对的局部资料线,成对的MOS电晶体的源极系连接至该对主资料线,以及成对的MOS电晶体的闸极系相互连接而形成控制电极,并连接至一可提供局部资料线选取讯号之开关控制电路。16.如申请专利范围第13项所述之方法,其中选取之记忆格系由记忆格群组来构成,其包括静态随机存取记忆格、动态随机存取记忆格以及唯读记忆格。图式简单说明:第1a图至第1c图系习知技术之层次式资料线路结构的示意图。第2图系本发明之层次式资料线路架构示意图。第3图系本发明实施例示意图。第4图系本发明记忆资料讯号之流程图。第5图系本发明记忆体单元配置之底面图。第6图系本发明之完整底面图。 |
